



석사학위청구논문

2013학년도

Field-Programmable Gate
Array(FPGA)를 사용한 Tapped Delay
방식 Time-to-Digital Converter(TDC)의
정밀도 향상에 관한 연구

Study on Improving the Accuracy of the Tapped Delay
Time-to-Digital Converter(TDC) Using Field
Programmable Gate Array(FPGA)

광운대학교 대학원

전자공학과

정 도 환



Field-Programmable Gate
Array(FPGA)를 사용한 Tapped Delay
방식 Time-to-Digital Converter(TDC)의
정밀도 향상에 관한 연구

Study on Improving the Accuracy of the Tapped Delay
Time-to-Digital Converter(TDC) Using Field
Programmable Gate Array(FPGA)

지도교수 임 한 상

이 논문을 공학 석사학위 청구논문으로 제출함.

2013년 12월 일

광운대학교 대학원

전자공학과

정 도 환



정도환의 공학 석사학위논문을 인준함.

심사위원장 인

심 사 위 원 인

심 사 위 원 인

광운대학교 대학원

2013년 12월 일



감사의 글

석사 과정 동안 연구에 매진할 수 있도록 아낌없는 격려와 지도를 해주신
임한상 교수님께 진심으로 감사드립니다. 그리고 저의 논문 심사를 맡아주
시고, 소중한 충고와 조언을 해주셨던 이종철 교수님, 신현철 교수님께 깊은
감사를 드립니다.

부족한 실력과 두려움 반, 호기심 반으로 시작한 석사과정 생활이 어느덧
2년을 향하고 있습니다. 그동안 연구실에서 울고 웃었던 시간이 한편으로는
아쉽지만 이 또한 저의 성장해가는 과정이라고 생각합니다.

그동안 든든한 버팀목이 되어주신 사랑하는 어머니, 누나, 순돌이 에게 감
사한 마음을 전달 드립니다. 또한 본 학위 논문 연구를 함께 하였던 혼성
시스템 연구실 현철이와 도형 형님, 힘들 때 마다 웃음과 용기를 준 나고야
멤버들, 마초스 형님들에게 감사의 말씀 전합니다.

2013년 12월

정 도 환



국문 요약

Time-to-Digital Converter (TDC)는 특정입력 사이의 시간을 ns 이하의 높은 해상도로 측정하여 디지털 코드로 변환하는 장치로 계측분야, 입자(핵) 물리학분야, 의료용 영상장비분야, 통신장비분야 에서 많이 사용된다. 특히 최근에는 Field-Programmable Gate Array (FPGA)를 사용하여 TDC를 구현하는 연구가 활발히 진행 중이다. FPGA는 configurable logic blocks-array와 routing channel로 구성되어 있다. 로직의 구성, 배치가 용이하여 기존의 개별소자, ASIC을 통하여 개발하는 방식보다 비용과 시간을 줄일 수 있는 장점을 가지고 있다.

최근 FPGA를 사용하는 TDC는 dedicated carry chain을 사용한 tapped delay 방식이 주로 사용되고 있다. Tapped delay 방식은 delay cell과 flip-flop의 구조가 TDC의 성능에 주요한 영향을 끼치며, delay cell 이외의 지연 요소를 최소화하는 것이 오차를 줄일 수 있다. FPGA의 slice 내부구조에 포함되어 있는 dedicated carry chain은 외부 라우팅 없이 slice 내부의 tapped-flop의 data 입력으로 연결되어 그 구조가 tapped delay 구조에 적합하다. 또한, flip-flop의 clk 신호로 global clock line이 사용가능 하므로 routing delay와 skew를 최소화할 수 있는 장점이 있다.

Tapped delay 방식의 TDC를 구현할 때 지연 소자 간의 오차가 일정하지 않으면 정밀도와 해상도 저하에 많은 영향을 끼친다. FPGA를 사용한 tapped delay TDC 방식에서도 딜레이 소자로 사용하는 dedicated carry chain은 delay width가 일정하지 않다. 원인으로서는 dedicated carry chain 자체의 delay 차이와 온도, 전압변화에 의한 delay 변화 등이 있다. 그 결과 TDC의 정밀도가 dedicated carry chain delay의 variation에 의해 저하되는



현상이 발생하며 delay width가 서로 일정하지 않으므로 각 출력 구간마다 해상도와 정밀도에 영향을 끼친다.

이를 보상하기 위하여 본 논문에서는 carry chain으로 입력되는 신호를 dual edge 형태를 갖는 pulse로 입력하여 wide delay를 가지는 carry chain의 정밀도를 향상하는 방식을 제안하였다. 또한, carry chain 각각의 delay width를 측정하고 각 carry chain의 delay width를 사용하여 실제 측정 결과의 오차를 보상하는 방식으로 정밀도를 향상시켰다. FPGA는 Xilinx사의 Virtex-6를 사용하였다. 입력 시간은 coarse 측정부와 fine 측정부로 나누어 측정한다. Coarse 측정부에서 긴 시간을 측정하고, coarse 측정부에서 측정하지 못하는 2개의 미세 시간구간은 2개의 fine 측정부로 나누어 처리하였다. 2개의 fine 측정부는 f site와 b site로 구분하였으며 2개 site 모두 19개의 carry chain 으로 구성하였다. 1개의 carry chain 당 2개의 delay를 출력으로 사용하였다.

Front site와 back site의 carry chain 38개의 총 delay는 각각 750 ps, 785 ps로 측정되었다. Delay 소자로 사용되는 carry chain 1개의 가장 짧은 delay는 10.8 ps, 가장 긴 delay는 50 ps로 측정되어 소자 간의 편차가 크다. Dual edge pulse 입력 방식으로 front site 의 38개 딜레이 중 21개의 wide delay와 back site 18개 wide delay의 정밀도를 높였다. 또한, carry chain의 delay를 직접 측정하여 보상하는 방식으로 오차를 보상하였다. Front site의 보상 전 오차평균은 25.76 ps이며 Max 48 ps이고 보상 후 오차평균은 6.26 ps, Max 20.26 ps이다. Back site의 보상 전 오차평균은 19.2 ps이며 Max 59.94 ps이고 보상 후 오차평균은 6.54 ps, Max 29.34 ps이다.



Abstract

A time-to-digital converter(TDC) is a device to measure the time between specific inputs with less than nano-second resolution and convert it to digital code. TDCs are widely used for measurements in particle physics, medical imaging, and instrumentation systems. Recently, studies to implement TDCs using field-programmable gate arrays (FPGAs) have been actively progressing.

An FPGA consists of configurable logic-block arrays and a routing channel. It has the advantage of reduced cost and time for development compared to using discrete devices and application-specific integrated circuits (ASIC). Using an FPGA, one can easily design a circuit and set required logic placement.

Recently, in TDCs with an FPGA, the tapped delay type using a dedicated carry chain has been most commonly used. In the tapped delay type TDC, minimizing the difference in the delay cell can improve performance. Dedicated carry chain architecture in an FPGA is suitable for a tapped-delay TDC structure. Global clock lines are connected to each flip-flop to reduce skew.

In a tapped delay type TDC, the difference between each delay element affects accuracy and resolution. Each delay time in the tapped delay type TDC with an FPGA, which uses dedicated carry chain as a delay element, is not uniform. It causes a delay mismatch in the dedicated carry chain itself. As a result, the accuracy of the TDC is deteriorated



by variations in dedicated carry chain delay time. To correct for this variation in dedicated carry-chain delay, this thesis proposes a dual-edge method to improve the accuracy of a wide-delay carry chain. Additionally errors due to a delay mismatch are corrected by actually measuring each carry-chain delay width. The FPGA used in this work was a Virtex-6 from Xilinx, Inc.

The TDC consists of front and back sites configured by 19 carry chains respectively. In this case, two delay outputs are used for each carry chain. The total delay times for front and back sites are measured as 750 and 785 ps, respectively. The shortest delay is 10.8 ps, and the longest delay is 50 ps. This proposed dual edge method improve timing accuracy for 21 wide delays in the front side and 18 wide delays in the back site using the dual-edge pulse input method. In addition, it corrected errors by converting a digital code to measured delay time.

The average error in the front site before correction was 25.76 ps, and the maximum error was 48 ps. On the other hand, after correction, the average error was 6.26 ps, and the maximum error was 20.26 ps. The average error in the back site before correction was 19.2 ps, and the maximum error was 59.94 ps. After correction, the average error was 6.54 ps, and the maximum error was 29.34 ps.



차 례

감사의 글	iv
국문 요약	v
Abstract	vii
차례	ix
그림 차례	xi
표 차례	xii
제 1 장 서론	1
제 2장 Time-to-digital converter 의 종류	4
2.1 Coarse time 측정부	5
2.2 Fine time 측정부	8
2.2.1 Tapped delay 방식 TDC	8
2.2.2 Vernier 방식 TDC	11
2.2.3 Pulse shrinking 방식 TDC	13
제 3 장 제 3 장 FPGA를 사용한 Tapped delay 방식 TDC	15
3.1 FPGA 내부 구조	15
3.2 FPGA를 사용한 tapped delay TDC 설계	19
3.3 Fine, coarse 측정부 구조	20
3.4 Dedicated carry chain delay 시뮬레이션	25
제 4 장 FPGA 사용 tapped delay방식의 정밀도 향상	27
4.1 Tapped delay TDC의 성능 측정	27
4.2 Carry chain delay width의 차이 보상	32
4.3 Dual edge pulse를 사용한 wide delay 구간에서의 정밀도 보상	



.....	39
제 5 장 결 론	47
참 고 문 헌	49



그림 차례

그림. 2-1 TDC 의 종류	4
그림. 2-2 Single counter TDC 방식의 타이밍도	6
그림. 2-3 카운터를 사용하는 방식의 TDC	7
그림. 2-4 Shift register를 사용하는 방식의 TDC	8
그림. 2-5 Tapped delay 방식 TDC 기본 구조	9
그림. 2-6 Tapped delay 방식 TDC 동작과형	10
그림. 2-7 버니어 방식 TDC 기본 구조	11
그림. 2-8 버니어 방식 TDC 동작 과형	12
그림. 2-9 Pulse shrinking 방식 TDC 기본 구조	14
그림. 2-10 Pulse shrinking 방식 동작과형	15
그림. 3-1 FPGA의 내부 구성	17
그림. 3-2 CLB 내부 slice 연결 모습	18
그림. 3-2 Dedicated carry chain의 내부 구조	18
그림. 3-3 Dedicated carry chain의 내부 구조	19
그림. 3-4 Single counter와 tapped delay를 사용한 TDC 블록도	21
그림. 3-5 Coarse측정부와 fine측정부 동작 원리	22
그림. 3-6 Tapped delay fine 측정부 구조	23
그림. 3-7 PAR을 사용한 LUT 의 배치와 routing delay	24
그림. 3-8 Floor plane을 통한 dedicated carry chain의 배치	25
그림. 3-9 Dedicated carry chain의 구조	26
그림. 3-10 Dedicated carry의 딜레이 시뮬레이션	27
그림. 4-1 Carry chain 측정 값 결과와 선형모형	30



그림. 4-2 B site carry chain delay width 측정값	35
그림. 4-3 F site carry chain delay width 측정값	36
그림. 4-4 F site carry chain delay width 측정값	37
그림. 4-5 B site carry chain delay width 측정값	38
그림. 4-6 보상 전, 후의 F site delay 오차값	39
그림. 4-7 보상 전, 후의 B site delay 오차값	39
그림. 4-7 Wide delay carry chain	40
그림. 4-8 Wave union 방식 구조	41
그림. 4-9 Dual edge 방식의 예.	42
그림. 4-10 Dual edge pulse 생성부	43
그림. 4-11 Dual edge pulse 생성회로	44
그림. 4-12 F site에서의 정밀도 보상구간	45
그림. 4-13 B site에서의 정밀도 보상구간	45
그림. 4-14 F site에서의 정밀도 보상 전, 후 그래프	46
그림. 4-15 B site에서의 정밀도 보상 전, 후 그래프	47



표 차례

표 4-1 F site carry chain 전체 딜레이 측정	29
표 4-2 입력 펄스를 일정하게 증가 시켰을 경우 출력 평균	31
표 4-3 Delay width 실제값과 ideal값, 보상 후 delay	33



제 1 장 서 론

시간-디지털 변환기(Time-to-Digital Converter)는 미세한 두 신호의 위상 차이를 탐지하여 디지털 값으로 출력하는 회로로써 ns 이하의 정밀시간을 측정하는데 그 목적이 있다. 정밀 시간측정을 필요로 하는 분야는 주변에 쉽게 찾아볼 수 있다. 입자의 비행시간을 측정하여 이미지의 해상도를 높이는 PET 영상 의료 장비와 laser 거리 측정, 계측장비의 시간측정, 핵물리학 분야 등 많은 분야에서 사용되고 있다[1]. TDC는 사용 분야에 따라 차이가 있지만 주로 resolution, accuracy, dead time, measurement time 등이 성능의 척도로 사용된다. Resolution은 TDC가 얼마만큼의 미세시간을 나타낼 수 있는지를 나타내며 최근에는 수십 ps에서 수 ps단위의 TDC가 연구 중이다. 다음으로 dead time은 이전 측정에서 다음 측정까지 소요되는 시간을 의미하며 real-time 출력이 필요한 분야에서는 dead time을 줄이는 방식이 필요하다. Dead time을 간단하게 줄이는 방법으로는 channel수를 늘리는 방식이 있지만 소자 면적문제와 비용이 많이 들어가므로 적합하지 않다. 실시간 출력이 필요한 응용분야에서는 비교적 응답속도가 빠른 tapped delay(Flash) 방식이 많이 사용된다[2]. Accuracy는 TDC의 신뢰성을 확보하는 데 중요한 요소이다. TDC는 미세시간을 측정하므로 설계구조와 측정시의 오차를 줄이는 것이 결과적으로 정밀도의 향상에 영향을 줄 수 있다.

최근 FPGA(Field-Programmable Gate Array)를 사용하여 TDC를 설계하는 연구가 활발히 진행되고 있다. ASIC의 긴 공정 기간과 높은 비용에 대비하여 짧은 개발 기간과 상대적으로 낮은 비용으로 널리 쓰이고 있다. FPGA을 사용한 TDC는 주로 tapped delay방식, Vernier 방식, pulse shrinking방식 등이 널리 쓰이고 있다. 각 방식마다 장단점이 달라 사용분



야와 목적에 따라 설계중점이 다르다. 먼저 FPGA를 사용한 tapped delay 방식은 Slice 내부에 delay소자로 사용할 수 있는 carry chain과 tapped-flop, global clock line 의 구조가 tapped delay방식으로 사용하기 용이한 구조로 구성되어 있다[2]. carry chain은 FPGA에서 사용 가능한 가장 짧은 delay line중 하나이며, carry chain의 연결구조 또한 직렬구조로 되어 있어 routing delay로 인한 오차를 줄일 수 있는 구조이다. FPGA를 사용한 vernier 방식의 TDC는 주로 inverter 소자를 사용한 Ring Oscillator 2개를 start 신호와 stop 신호에 동기하여 발생시키고 발생된 두 주파수가 일치하는 시점을 찾는 방식이다. Vernier 방식은 ring oscillator의 구조상 jitter가 발생될 수 있으므로 설계 시 주의해야 한다. 또한 vernier방식은 두 클럭의 신호가 일치할 때까지 기다려야 하므로 dead time이 증가하는 단점이 있다. Pulse shrinking방식은 인버터 소자의 rising time과 fall time의 시간차를 사용하여 pulse를 계속해서 줄여나가 더 이상 pulse를 검출할 수 없을 때까지 카운트하는 방식이다. 이 방식 역시 일정폭의 pulse가 줄어들 때까지 반복적으로 수행해야 하므로 dead time이 증가하며 실시간 출력을 원하는 시스템에서는 적용이 힘든 단점이 있다.

본 논문에서는 FPGA의 내부 구조의 이점을 살릴 수 있는 tapped delay 방식으로 TDC를 설계하였다. 설계한 TDC의 구조는 single counter를 사용하여 course time measurement 블록을 구성하였고, carry chain을 tapped delay line으로 사용하여 fine time measurement 블록을 구성하였다. Tapped delay구조에서 해상도와 정밀도에 영향을 끼치는 주요 요인으로 delay를 구성하는 소자가 모두 동일하지 않는 데 있다. 특히 FPGA 에서는 delay소자로 slice내부의 carry chain을 사용하고 있는데 carry chain의 delay 역시 모두 동일하지 않다. Carry chain은 routing을 사용하여 물리적인 재배열이 어려우므로 주어진 fine time measurement 입력 방법과, 실제



carry chain의 delay 보상을 통하여 정밀도와 해상도를 높이는 방식을 사용하였다. FPGA는 Xilinx사의 Virtex-6 250t starter kit speed grade-1을 사용하였다.

제 2장 Time-to-digital Converter 의 종류

TDC는 일반적으로 target measurement time을 효율적으로 측정하기 위하여 coarse time 측정 블록과 fine time 측정 블록으로 나누어 설계를 하는 방식이 널리 사용된다. 이는 모든 구간을 미세측정 구간으로 설정하는 방법 보다 효율적인 source 사용이 가능하며, accuracy, dead time, linearity의 특성이 좋아지는 장점이 있다.




그림. 2-1 TDC 의 종류

Fig. 2-1 Several types of TDC

Coarse time 측정 블록에는 주로 single counter, multi-counter, shift-register 방식이 사용된다. 위의 3가지 방식은 넓은 시간 구간의 측정이 가능하며, 구조가 복잡하지 않고 선형성이 좋은 특성을 가지고 있다.



Fine time 측정에는 크게 tapped delay 방식, vernier 방식, pulse shrinking 방식으로 나눌 수 있다. 3가지 각각의 방법은 그 구조에 따라 resolution, accuracy, dead time, linearity의 특성이 다른 성격을 갖고 있다.

2.1 Coarse time 측정부

TDC는 넓은 입력시간을 coarse time 측정부에서 측정을 하고 미세 시간은 fine time 측정부에서 측정을 하는 방식으로 효율적인 구조를 이룬다. 따라서 coarse time 측정에서는 넓은 측정 범위와 좋은 선형성이 필요하다. Single counter 방식은 소자 속도의 제약으로 인하여 미세 시간 측정에는 한계가 있다. 하지만 카운터의 출력 bit 수를 늘리면 측정 범위를 늘리는데 제약이 없고, 선형성이 우수하여 coarse counter에 주로 사용되는 방식이다[2].

Single counter 방식의 TDC는 실제 사용가능한 클럭의 주파수나 소자의 성능 제한으로 정밀 시간 측정에는 적절하지 않지만, 넓은 입력 범위와 우수한 선형성을 가지는 특징이 있다[3]. 따라서 최근에는 이러한 방식을 단독으로 사용하지 않고 TDC의 coarse 구조로 많이 사용되고 있다.

Single-counter 방식은 두 입력 사이의 시간을 하나의 클럭으로 직접 측정한다. 이 방식은 매우 간단한 구조로 구현이 가능하지만 기본 주파수에 의해 해상도가 제한되는 단점이 있으며 이를 보완하기 위해 phase-shift된 다수의 클럭을 사용하는 multi counter 방식이 있다. multi counter 방식은 $2\pi/N$ 씩 phase-shift된 N개의 클럭을 각각의 counter를 사용하여 측정하는 방식으로 주파수를 높이지 않고 N배의 해상도를 얻을 수 있는 장점이 있다.

single, multi counter 방식은 counter의 클럭으로 사용되는 주파수가 해상도를 결정하므로 고 해상도의 출력을 얻기 위하여 높은 주파수를 사용할 수 밖에 없다. 일반적으로 넓은 측정 범위와 우수한 선형성을 가지지만, 클럭의

주기보다 작은 시간 측정이 어렵고 클럭 주파수에 의한 해상도가 제한되며, 사용되는 로직의 속도에 의한 제한을 받게된다.




그림. 2-2 Single counter TDC 방식의 타이밍도

Fig. 2-2 Timing signals for single counter TDC

$$Timeinterval\ T = T_1 + T_{12} - T_2 \quad (2-1)$$

그림. 2-2 에 single counter 방식의 측정 방식을 나타내었다. Start 신호와 stop 신호가 측정 구간이며 time interval T만큼을 CLK을 사용하여 카운팅 하는 방식이다. 이때 start 신호와 CLK사이 T1 시간과 stop 신호와 CLK사이 T2 시간만큼은 측정이 불가능하며 실제 입력 시간과 TDC 출력에는 T1, T2만큼의 오차가 발생하게 된다[3].

Single counter, multi counter와 유사한 방식으로 shift register 방식이 있다. 측정 대상 펄스를 shifter register로 입력하고 기본 클럭으로 shift 시키다가 stop 신호가 인가되면 클럭의 입력을 중단하여 shift register의 출력이 얼마만큼 이동되었는지를 확인하여 측정하는 구조이다. shift register 방식 또한 측정 클럭의 주파수와 사용 로직의 성능 제한에 따른 해상도가 결정

된다.




그림. 2-3 카운터를 사용하는 방식의 TDC

Fig. 2-3 TDC of using counter type

카운터를 사용하는 방식에서 start, stop 신호와 카운터 입력의 예를 그림. 2-3에 나타내었다. 측정하고자 하는 시간 T_m 의 시작과 끝을 각각 start 신호와 stop 신호로 정의 하고 2개 tapped-flop의 data로 입력하고 REF CLK을 tapped-flop의 클럭 신호로 입력한다.




그림. 2-4 Shift register를 사용하는 방식의 TDC

Fig. 2-4 TDC of using shift register type



Start 신호에 연결된 tapped-flop의 출력과 stop 신호에 연결된 tapped-flop의 반전 출력을 and gate를 거쳐 counter의 enable 신호로 연결하여 T_m 시간 동안 counter 출력 N 을 얻을 수 있다.

Shift register를 사용하는 방식의 예를 그림. 2-4에 나타내었다. Single counter 방식과 마찬가지로 측정하고자 하는 시간사이를 start, stop신호이다. 직렬 연결된 tapped flop의 첫 번째 data 입력으로 start 신호를 연결한다. 직렬 연결된 tapped flop의 클럭 입력으로 REF CLK를 연결하고 stop 신호로 REF CLK의 enable을 제어 한다. 직렬 연결된 tapped flop의 0, 1 출력을 사용하여 얼마만큼의 시간 동안 신호가 입력되었는지를 알 수 있다.

2.2 Fine time 측정부

Coarse부를 single counter을 사용하여 측정할 경우 발생하는 그림. 2-2의 T_1 , T_2 시간만큼의 오차가 발생 한다. 전체 입력시간을 측정하기 위하여 미세 시간인 T_1 , T_2 를 측정하여야 하는데 이 시간은 CLK과 start signal, stop signal과 CLK의 신호를 별도로 생성하여 2개의 fine 측정부에서 측정하는 방식이 널리 쓰인다. Fine부 측정방법으로 tapped delay방식, vernier방식, pulse shrinking방식을 주로 사용한다.

2.2.1 Tapped delay 방식

Tapped delay 방식은 Flash 방식, 혹은 Pipeline방식이라고도 불리고 있다. 이 방식의 TDC는 start신호 혹은 stop신호에 delay chain을 연결하여 지연된 신호를 검출하는 방식이다. delay chain은 clock신호 또는 data signal 신

호에 연결될 수도 있고 두 신호라인 모두 연결된 수도 있다. 이러한 구조를 가지는 TDC는 상대적으로 빠른 출력을 얻을 수 있으며 delay chain을 data signal과 clock에 모두 연결하여 단일라인에 딜레이를 연결 하였을 경우보다 미세하게 시간 분해능을 얻을 수 있는 장점이 있다.




그림. 2-5 Tapped delay 방식 TDC 기본 구조

Fig. 2-5 Structure of tapped delay TDC

그림. 2-5에 tapped delay 방식 TDC의 기본적인 구조를 나타내었다. 가장 위의 그림과 중간 그림이 기본적인 tapped delay 방식의 구조이다. Signal 혹은 CLK 신호와 직렬로 연결된 delay가 모두 τ 로 동일하다고 가정 하면 $N\tau$ 시간 후에는 N번째 tapped flop의 data 입력까지 signal이 도달하고 이때

CLK신호가 입력되면 tapped flop의 출력 상태를 확인하여 시간을 측정하는 방식이다. 가장 아래쪽 구조는 signal 신호와 CLK 신호 라인 모두 delay를 연결하는 방식이다. 이 경우 위쪽 delay를 τ_1 , 아래쪽 delay를 τ_2 라 하면 $\tau_1 - \tau_2$ 의 delay 시간차를 사용할 수 있으므로 더욱 미세한 측정이 가능하다.




그림. 2-6 Tapped delay 방식 TDC 동작과형
Fig. 2-6 Timing signals for tapped delay TDC

Tapped delay 방식 TDC는 입력신호를 delay 소자를 거쳐 FF으로 연결하여 CLK신호 혹은 data신호를 순차적으로 지연시켜 출력을 얻는 방식으로 빠른 결과를 출력한다. 하지만 서로 다른 여러 개의 지연 소자를 사용하므로 소자간의 오차를 그대로 반영할 수밖에 없는 단점이 있다. 또한 measurement range를 늘리기 위하여 지연 구조를 길게 가져가야 하므로 면적에 제한을 받을 수 있고 딜레이 라인이 길게 형성됨에 따른 비선형성이

단점으로 꼽히고 있다.

2.2.2 Vernier 방식 TDC

버니어 방식의 TDC는 버니어 캘리퍼스의 원리와 유사한 방식을 적용하여 클럭에 비하여 해상도를 높이는 디지털 보간법이다. 버니어 방식의 TDC는 서로 다른 주파수를 가지는 클럭 두 개를 사용하여 측정하며 두 주파수의 차이가 버니어 방식 TDC의 해상도를 결정 한다[4][5].




그림. 2-7 버니어 방식 TDC 기본 구조

Fig. 2-7 Structure of vernier TDC

두 개의 서로 다른 주파수를 가진 Ring OSC가 Start 신호와 stop 신호에 동기 되어 발진 한다 두 Ring OSC는 각각 T_f 와 T_s 의 주파수를 가지고 발진을 하게 되며 일정 시간 후 T_f 와 T_s 가 동시에 up edge를 가지는 순간 phase detector에서 이를 감지하여 시간을 측정하는 방식이다.




그림. 2-8 버니어 방식 TDC 동작 파형

Fig. 2-8 Timing signals for vernier TDC

두 클럭이 N 번째에서 일치하였다고 하고, 이때 이를 T_{IN} 으로 정리하면

$$N \times T_s = T_{IN} + N \times T_f \quad (2-2)$$

$$T_{IN} = N(T_s - T_f) \quad (2-3)$$

으로 나타낼 수 있다 이때 펄스 입력의 확대비를 나타내면,

$$\frac{N \times T_s}{T_{IN}} = \frac{N \times T_s}{N(T_s - T_f)} = \frac{T_s}{T_s - T_f} = \frac{F_f}{F_f - F_s} \quad (2-4)$$

로 두 주파수의 차가 작을수록, T_f 가 높을수록 해상도는 높다. 버니어 방식의 TDC는 지연소자를 사용하지 않아 소자간의 오차가 적고 사용 주파수에 비하여 높은 해상도를 얻을 수 있으나 두 주파수 의 차이를 미세하고 안

정하게 구현 하여야 한다[6]. 또한 두 주파수가 phase detector에 의해 검출될 때까지 긴 처리시간이 필요하다. 이러한 구조의 버니어 방식 TDC는 빠른 출력을 기대하는 실시간 응용분야에는 사용이 어려우며 또한 Ring OSC의 지터를 억제하는 구조의 설계가 반드시 필요하다.

2.2.3 Pulse Shrinking 방식 TDC

Pulse Shrinking 방식 TDC는 펄스를 인버터에 통과 시키며 그 폭을 줄여 나가는 방식으로 미세 시간을 측정하는 구조 이다. 인버터를 통과하면서 줄어든 펄스는 더 이상 펄스폭을 검출하지 못하는 상태에 도달하게 되며 여기 까지 통과한 소자의 개수를 측정하는 방식이다. 연결된 인버터의 rising time과 falling time의 지연 시간 차이를 사용하여 pulse shrinking 소자를 만든다[7].

Pulse shrinking 방식 TDC는 2개의 인버터 소자가 하나의 shrinking단위로 구성 되어 있다. Pulse shrinking 구조는 펄스가 루프를 반복하여야 하므로 루프의 주기보다 펄스의 주기가 작아야 하며, 펄스폭을 detecting 할 수 없을 때까지 반복하여 루프를 동작 시켜야 하므로 dead time이 길어지는 특징이 있다.




그림. 2-9 Pulse Shrinking 방식 TDC 기본 구조

Fig. 2-9 Structure of pulse shrinking TDC

그림. 2-11에 pulse shrinking TDC 방식의 기본 구조를 나타내었고, 그림. 2-12에 동작 원리를 나타내었다. 두 개의 인버터 소자가 한 쌍으로 동작하는 구조로 input 신호가 시간 T_{in} 만큼의 펄스폭을 가지고 입력된다. 첫 번째 인버터의 출력 inv1에서는 falling time이 rising time보다 크고, 두 번째 인버터의 출력 inv2에서는 rising time이 falling time보다 크다. 두 인버터의 rising, falling time에 의한 pulse의 출력은 다음과 같이 나타낼 수 있다.

$$T_{out} = T_{in} - ((F1 + R2) + (R1 + F2)) \quad (2-4)$$

Pulse shrinking 방식의 TDC는 사용되는 모든 인버터 소자의 rising, falling time의 정밀도가 보장 된다면 높은 수준의 해상도 구현이 가능하나 일반적으로 완전 동일한 rising, falling time을 가지는 인버터의 구현이 어렵고 dead time이 긴 단점을 가지고 있다.




그림. 2-10 Pulse Shrinking 방식 동작파형

Fig. 2-10 Timing signals for vernier TDC



제 3 장 FPGA를 사용한 Tapped delay 방식 TDC

제 3장에서는 FPGA의 내부 구조를 간단히 정리하였으며, FPGA를 사용한 tapped delay 방식 TDC의 구조와 설계를 기 하였다. Tapped delay TDC 방식에서 해상도를 결정하는 부분은 지연소자의 delay time이다. FPGA를 사용한 tapped delay TDC에서는 지연소자로, FPGA에서 다룰 수 있는 가장 짧은 delay중 하나인 dedicated carry chain을 사용한다. 3장 3절에서는 dedicated carry chain 시뮬레이션과 사용할 delay 선정, 3장 4절에서는 선정된 dedicated carry 측정을 기술하였다.

3.1 FPGA 내부 구조

FPGA는 field-programmable gate array의 약자로 프로그램 가능한 logic element 와 routing trace가 포함된 반도체 소자이다. Logic element는 and, or, xor gate 또는 encoder, decoder등을 프로그래밍할 수 있다. 또한 logic element는 메모리로 사용될 수도 있다. FPGA는 개발시간이 짧고 접근성이 쉬우며, 초기 개발비가 낮아 의료영상, 컴퓨터 비전, 음성인식 등 여러 분야에서 사용되고 있다.

FPGA는 2개의 slice로 구성된 CLB와 IOB, DSP, RAM등으로 구성되어 있으며, switch matrix와 global CLK line으로 입출력 신호선을 연결 한다. slice에는 다시 4개의 LUT가 있어 디지털 논리 회로의 가장 기본적인 element를 구성 한다. 각각의 LUT에 진리표를 작성하여 논리 회로를 작성 하고 LUT의 입출력을 routing 하여 회로를 구성한다[8].




그림. 3-1 FPGA의 내부 구성

Fig. 3-1 Simplified schematic of FPGA

일반적으로 FPGA의 내부 routing은 수백 ps에서 수 ns로 tapped delay 방식의 TDC fine 측정부의 delay로 사용하기에 적합하지 않다. 또한 대칭적인 동일한 delay를 가지는 routing을 구성하기에도 어려움이 따른다. 따라서 반복 구조를 가지는 미세한 시간차를 가지는 지연소자를 찾아 delay chain으로 구성하여야 한다. FPGA slice 내부의 dedicated carry chain은 수십 ps의 지연시간을 가지므로 높은 해상도의 delay line을 구성할 수 있으며 slice의 Y축 방향으로 동일한 방식으로 dedicated carry chain이 연결되어 있으므로 FPGA 내부 resource 중에서 가장 안정적인 delay를 얻을 수 있다.




그림. 3-2 CLB 내부 slice 연결 모습

Fig. 3-2 Arrangement of slices within the CLB

그림. 3-2는 CLB (configurable logic block)의 내부블록도 이다. 하나의 CLB에는 2개의 slice로 구성되어 있다. Slice 내부에는 4개의 LUT (look up table)와 tapped flop, mux, dedicated carry chain 등으로 구성되어 있다. 그림. 3-3에 dedicated carry chain의 구조를 나타내었다[9]. Dedicated carry chain의 Cin과 Cout은 그림. 3-2의 Y축 slice를 따라 위아래로 연결되는 구조이다. 이러한 구조는 2장에서 언급 하였던 tapped delay TDC 구조와 흡사한 모습을 알 수 있다. Cin으로 들어온 signal이 muxcy의 delay로 인하여 시간이 지연되는 구조이다.

Dedicated carry chain 의 내부구조는 tapped delay 방식의 TDC를 구성하기에 적합한 구조로 만들어져 있다. carry chain의 Cin 으로 입력되는 신호는 MUX와 XOR gate를 통하여 순차적으로 flip-flop로 연결되어 4개의 출



Carry chain에서 출력되는 딜레이는 FPGA 소자에 따라 그 딜레이 특성이 달라지며 해당 시리즈의 DATA sheet를 통하여 확인할 수 있다. Virtex-6 -1 Grade의 Cin-Cout 딜레이는 Max 80 ps 이다.

Dedicated carry chain의 내부 딜레이가 모두 일정하다면 Cin에서 Cout까지 80 ps 이므로 하나의 flip-flop에서 얻을 수 있는 delay는 20 ps로 볼 수 있으며 이 값이 TDC의 해상도를 결정 하지만, 시뮬레이션 delay와 실제 delay 측정값이 달랐으며 각각의 carry chain 간에도 차이가 난다. 다음 장에서 자세한 측정 결과 값과 carry chain간의 오차, 보상 방식을 설명하였다.

Tapped delay 방식에서는 소자간의 딜레이를 최소화 하여 정밀도를 높여야 한다. 그러기 위해서 Carry Chain 으로 연결된 clk 라인의 딜레이가 모두 같도록 설정할 필요성이 있다. 이것을 가능하게 하는 요소가 FPGA에서는 Global clock 라인이다. Global Clk line은 FPGA의 모든 LUT에 정확한 타이밍에 신호를 줄 수 있는 전용 clock line이다. Global clock line의 또 다른 장점은 deskew기능 이다. 신호가 trace를 통과함에 따라 자연적으로 딜레이가 발생하여 skew가 발생하게 되는데 Global clock line을 사용함으로써 이 skew의 발생을 최대한 줄여주는 기능을 한다. Global clock line으로 전송할 수 있는 신호의 주파수는 일반 라우팅 보다 높으며 사용 FPGA소자의 DATA sheet에서 확인할 수 있다. Virtex-6 -1Grade 의 Global clock line의 Maximum 사용가능 주파수는 700Mhz이다.

3.2 FPGA를 사용한 Tapped delay TDC 설계

Tapped delay방식의 TDC 설계는 Xilinx사의 FPGA Virtex-6 보드를 사용하였고 설계툴은 ISE 14.5버전을 사용 하였으며 verilog로 코딩하였다.




그림. 3-4 Single counter와 Tapped delay를 사용한 TDC 블록도

Fig. 3-4 Simplified block diagram of the tapped delay TDC architecture

설계한 TDC의 전체 블록도는 그림. 3-4와 같다. 전체적인 구조는 입력 신호의 넓은 구간을 측정하는 coarse 측정부와 미세 구간을 측정하는 2개의 fine측정부로 구성되어 있다. Coarse 측정부는 REF clock을 입력 펄스시간 동안 카운팅 한다. Fine 측정부는 coarse측정부에서 측정하지 못하는 REF CLK보다 작은 주기 시간을 F, B site로 나누어 tapped delay구조를 사용하여 측정한다. 입력 펄스 신호는 input signal generator회로를 거쳐 start, stop 신호로 변환되어 fine signal generator로 입력된다.

3.3 Fine, Coarse 측정부 구조

Coarse부는 330Mhz 클럭을 4분주하여 사용하였다. 외부 66Mhz 크리스탈을 FPGA의 Mixed-mode clock manager(MMCM)을 사용하여 5배하여 330

Mhz clock를 생성하였다. 생성된 330Mhz의 clock을 다시 MMCM을 사용하여 4개의 90° phase shift된 출력을 얻을 수 있다. Phase shift된 4개의 clock를 사용하므로 fine측정부에서 측정하는 시간이 1/4로 줄어드는 효과를 얻을 수 있다[10]. 이러한 구조를 사용하여 fine측정부의 source를 효율적으로 사용할 수 있고 선형성을 좋게 하는 장점을 가질 수 있다.




그림. 3-5 Coarse측정부와 fine측정부 동작 원리

Fig. 3-5 Timing signals of coarse and fine stage

330Mhz 단일 클럭을 사용할 경우 carry chain의 total delay를 3.03 ns로 구성하여야 하지만 4개의 phase shift된 clock를 사용하므로 750 ps로 줄일 수 있다. 그림. 3-5에 coarse 측정부와 fine측정부의 동작 원리를 나타

내었다. Input 신호의 up edge와 down edge 사이 구간을 coarse측정부에서 카운팅 한다. carry chain의 clk 신호는 4개의 phase shift된 클럭중에 input 신호의 up edge와 down edge에서의 가장 가까운 다음 신호가 선택되어 clk 신호로 전달된다.




그림. 3-6 Tapped delay Fine 측정부 구조

Fig. 3-6 Simplified schematic of tapped delay fine stage

그림. 3-6에 FPGA를 사용한 tapped delay TDC의 fine측정부를 나타내었다. 입력 신호가 들어오면 첫 번째 flip-flop에서 delay line으로 입력되는 start 신호를 생성한다. 다음 단에서 4개의 flip-flop을 사용하여 4 phase shift된 신호와 start 신호를 비교하여 start신호 다음으로 가장 빠른 신호를 CLK 신호로 생성한다. 그림. 3-6은 F site를 나타낸 구조이며 coarse 측정

부에서 측정하지 못하는 앞, 뒤 구간을 모두 측정하기 위하여 stop 신호 역시 그림. 3-6과 동일한 구조로 B site로 구성하였다.

Fine부로 연결되는 FPGA의 내부 라우팅 딜레이는 짧게는 수십 ps에서 길게는 수ns 까지 그 변동 폭이 매우 크기 때문에 TDC의 미세신호를 carry chain을 통과 하여 측정하기 위해서는 FPGA 내부의 딜레이 확인과, Slice 위치정보를 이용한 물리적인 배치가 필수적이다.




그림. 3-7 PAR을 사용한 LUT 의 배치와 routing delay

Fig. 3-7 Placement of LUTs using PAR program and routing delay

ISE와 Verilog를 사용하여 전체 TDC구조를 설계하고 PAR(Place and routing)과 Floor plane프로그램을 사용하여 FPGA 내부의 라우팅 딜레이 확인과 LUT, Global buffer 등의 물리적인 위치를 수동으로 조절하여 미세 딜레이를 조절하였다[11]. PAR로 소자간의 실제 물리적 연결과 routing

delay를 확인하고 Floor plane을 사용하여 소자의 위치 이동이 가능하다. 그림. 3-5는 PAR에서 제공하고 있는 start signal의 routing delay값을 나타내어 주고 있다.




그림. 3-8 Floor plane을 통한 dedicated carry chain의 배치

Fig. 3-8 Placement of LUTs using Floor plane program

Slice 내부에 위치하고 있는 dedicated carry chain은 Y축 방향으로 연결하면 routing delay를 최소화할 수 있다. FPGA 내부의 물리적 배치는 floor plan 프로그램을 통하여 조절하였다. 그림. 3-6은 floor plan을 사용하여




그림.3-10 Dedicated carry의 딜레이 시뮬레이션

Fig. 3-10 Simplified schematic of tapped delay fine stage.

그림. 3-8은 dedicated carry chain의 Simulation에서 delay이다. 그림. 3-7의 dedicated carry chain 19개를 직렬로 연결하였고 그중 13, 14번째 carry chain 내부의 딜레이 타이밍을 각각 o13[0]~o13[3]과 o14[0]~o14[3]으로 설정하였다. 2개 캐리체인 o13과 o14 내부의 딜레이를 살펴보면 먼저 붉은색으로 표기된 o13[1]~o13[3] 딜레이가 약 40 ps이며 o13[3]~o14[1]의 딜레이가 38 ps이다. 다시 o14[1]~o14[3]의 딜레이는 40 ps로 직렬로 연결된 19개 carry chain의 o1[1]~o1[3].....o19[1]~o19[3] 38개 출력이 38 ps~40 ps로 carry chain당 1 ps~2 ps오차의 비교적 일정한 tapped delay chain을 구성할 수 있다. 만약 4개의 carry chain의 딜레이가 일정하다면 4개의 리소스 모두 사용 하는 것이 carry chain의 길이를 줄일 수 있지만 carry chain당 오차가 크므로 1개 carry chain에서 2개의 출력을 사용하는 구조로 tapped delay 라인을 구성 하였다.



제 4장 FPGA 사용 tapped delay 방식의 정밀도 향상

제 4장의 1절에서는 기존의 FPGA를 사용한 tapped delay 방식의 TDC의 실제 성능 측정과 오차를 나타내었다. Dedicated carry chain을 사용하여 delay 소자를 구성할 경우 실제 소자마다 delay width가 다르기 때문에 시뮬레이션 실제 측정값이 다르며 평균값과도 차이가 날 수밖에 없다.

제4장의 2절에서는 측정된 각 dedicated carry chain의 실제 delay를 사용하여 오차가 나는 값을 mapping 하는 방식으로 정밀도 향상방식을 기술하였다.

제4장의 3절에서는 wide delay width를 가지는 carry chain 구간에서의 정밀도를 향상시키는 방식으로 dual edge 방식을 사용하여 정밀도를 향상시키는 방법을 기술하였다.

4.1 Tapped delay TDC의 성능 측정

FPGA의 dedicated carry chain 과 flip-flop구조는 tapped delay방식의 TDC를 구현하기에 적합한 구조로 설계되어 있어 FPGA기반 TDC설계에서 많이 사용되고 있다. FPGA 기반의 tapped delay TDC는 성능에 중요한 영향을 끼치는 dedicated carry chain의 delay width가 일정치 않다는 특성이 있다. 그 결과 TDC의 정밀도가 dedicated carry chain delay의 variation에 의해 저하되는 현상이 발생한다. Dedicated carry chain의 variation에는 온도, 전압, Global CLK이 정확히 일치하지 않는 문제 등 여러 요소가 있지만 dedicated carry chain 자체의 delay가 일정치 않는 부분이 출력의 정밀도에 많은 영향을 끼친다.

38개 carry chain으로 delay line을 구성하였고, 먼저 delay width를 측정하



지 않고 dedicated carry chain으로 펄스를 입력하여 입력 펄스마다 32768샘플을 측정하였다. 시뮬레이션 결과에서는 약 40 ps로 측정되었으나 38개 carry chain으로 구성된 tapped delay의 total delay는 750 ps, 785 ps 이며, 38개 dedicated delay line의 1개당 delay는 평균 19.7 ps, 20.5 ps 이다. 입력 신호로 Agilent사의 81110A를 사용하였고 Chip-scope를 사용하여 출력 신호를 모니터링 하였다.

입력 pulse width(ps)		40	50	745	750
carry 출력 평균		0.985046	1.043518	37.45804	37.91739
Carry chain 출력	0	155	32	0	0
	1	32465	28722	0	0
	2	139	3987	0	0
	3	2	23	0	0
	4	9	4	0	0
	5	0	0	0	0
	6	0	0	0	0
	7	0	0	0	0
	8	0	0	0	0
	..	0	0	0	0
	..	0	0	0	0
	..	0	0	0	0
	..	0	0	0	0
	..	0	0	0	0
	..	0	0	0	0
	..	0	0	0	0
	..	0	0	0	0
	..	0	0	0	0
	34	0	0	5	0
	35	0	0	87	24
	36	0	0	2731	162
	37	0	0	9510	1963
	38	0	0	20435	30619

표. 4-1 F site carry chain 전체 딜레이 측정

Table. 4-1 Total time delay of F site carry chain

F site에서 carry chain은 40 ps를 입력 하였을경우 1 번째 carry 출력이

평균 1이 나왔으며 약 750 ps를 입력하였을 경우 38 번째 carry 출력이 평균 1이 출력되었다. 38개의 carry chain의 전체 delay가 750 ps로 보상 전의 각 carry chain delay는 19.7 ps이다.




그림. 4-1 Carry chain 측정 값 결과와 선형모형

Fig. 4-1 Measurement value of carry chain delay

표 4-1은 38개로 구성된 tapped delay line의 첫 번째 출력과 마지막 출력을 확인하기 위해 보인 측정된 결과 값의 일부이며 그림. 4-1은 입력을 0에서 750 ps로 늘려가면서 측정된 결과의 평균값을 그래프로 나타내었다. 결과 값은 각각의 시간구간에 동일한 입력 펄스를 32768번 측정된 평균값이다. 측정 결과 실제 carry chain의 셀 당 delay가 동일하지 않기 때문에 입력 펄스 값을 일정하게 증가 시켜도 출력은 선형으로 나오지 않음을 확인할



수 있다. Carry chain의 1개 delay소자 당 ideal 값은 19.7 ps로 약 20 ps 구간마다 1개씩의 carry chain 출력이 증가 되하여야 하지만 실제 입력 펄스 폭에 따른 carry 출력은 그림.4-1 와 같은 형태를 나타내었다.

입력시간 (ps)	Carry 출력 평균	입력시간 (ps)	Carry 출력 평균	입력시간 (ps)	Carry 출력 평균
40	0.9850	280	12.3527	520	24.9580
45	1.0154	285	12.5336	525	25.2719
50	1.0435	290	12.7888	530	25.4825
55	1.1599	295	13.0906	535	25.7372
60	1.2856	300	13.4244	540	25.8212
65	1.4576	305	13.8211	545	26.1324
70	1.5573	310	14.0885	550	26.3451
75	1.7305	315	14.3549	555	26.5930
80	1.8934	320	14.5922	560	26.8012
85	1.9968	325	14.9225	565	27.0639
90	2.1418	330	15.1454	570	27.2782
95	2.2753	335	15.4412	575	27.5695
100	2.4145	340	15.6153	580	27.8474
105	2.6918	345	15.9103	585	28.2200
110	3.0052	350	16.2074	590	28.4282
115	3.3779	355	16.5930	595	28.7026
120	3.6967	360	16.8144	600	28.9395
125	4.0963	365	17.0375	605	29.3654
130	4.5102	370	17.4810	610	29.7084
135	4.8130	375	17.6735	615	29.9359
140	5.2130	380	17.9567	620	30.4185
145	5.4069	385	18.1228	625	30.7588
150	5.6653	390	18.3115	630	30.8355
155	5.9433	395	18.7101	635	31.1829
160	6.1210	400	18.9817	640	31.4236



165	6.3435	405	19.2120	645	31.8250
170	6.5024	410	19.3431	650	32.0576
175	6.7130	415	19.6284	655	32.3270
180	6.9785	420	20.1469	660	32.5370
185	7.2657	425	20.3364	665	32.8259
190	7.5018	430	20.6166	670	33.0677
195	7.7433	435	20.9307	675	33.3167
200	8.1661	440	21.2336	680	33.5090
205	8.4293	445	21.6105	685	33.6285
210	8.7893	450	21.7601	690	33.8450
215	9.1575	455	21.9069	695	34.0327
220	9.4261	460	22.0202	700	34.2147
225	9.5088	465	22.1170	705	34.3609
230	9.9084	470	22.2318	710	34.7108
235	10.0907	475	22.3873	715	34.9577
240	10.3451	480	22.6030	720	35.4442
245	10.5992	485	22.9000	725	36.0278
250	10.7577	490	23.1242	730	36.3138
255	11.1014	495	23.4799	735	36.7539
260	11.4364	500	23.6641	740	37.2192
265	11.7734	505	24.0420	745	37.4580
270	11.8893	510	24.4039	750	37.9174
275	12.0912	515	24.6712		

표. 4-2 입력 펄스를 일정하게 증가 시켰을 경우 출력 평균

Table. 4-2 Average carry chain value of increasing input



4.2 Carry chain delay width의 차이 보상

앞서 dedicated carry chain의 38개 delay를 측정함으로써 ideal delay값과 실제 carry chain의 delay값은 차이가 있음을 확인하였다. 이러한 delay 셀 간의 오차는 TDC의 정밀도 하락에 영향을 끼치기 때문에 측정된 carry chain 각각의 delay width를 사용하여 출력 DATA값을 보상 하는 방식으로 정밀도를 향상하였다.

표4-3의 carry chain 9번째 ideal 출력값은 177.63 ps 이지만 실제 9번째 출력의 delay값은 210.83 ps로 40 ps이상 차이가 난다. 이러한 차이는 carry chain의 1번째부터 9번째까지 delay width가 평균값보다 크기 때문에 누적 되어 나타난 결과이다. 이러한 오차를 보상하기 위해 177.63과 가장 가까운 값인 7번 출력 즉 177.48을 보상하여 출력한다.

Carry 출력	측정 carry delay		Idea carry delay		보상 delay 값	
	B	F	B	F	B	F
0	0.00	0.00	0.00	0.00	0.00	0.00
1	40.00	50.00	19.74	20.66	40.00	50.00
2	82.48	92.11	39.47	41.32	40.00	50.00
3	107.22	121.92	59.21	61.97	40.00	50.00
4	122.64	132.80	78.95	82.63	82.48	92.11
5	136.27	145.34	98.68	103.29	107.22	92.11
6	154.41	171.60	118.42	123.95	122.64	121.92
7	177.48	194.37	138.16	144.61	136.27	145.34
8	195.00	205.04	157.89	165.26	154.41	171.60
9	210.83	220.86	177.63	185.92	177.48	194.37
10	229.14	238.51	197.37	206.58	195.00	205.04
11	247.13	260.53	217.11	227.24	210.83	220.86



12	267.87	278.74	236.84	247.89	229.14	238.51
13	291.38	298.50	256.58	268.55	247.13	260.53
14	306.94	311.35	276.32	289.21	267.87	298.50
15	318.95	332.74	296.05	309.87	291.38	311.35
16	349.72	353.51	315.79	330.53	318.95	332.74
17	366.66	372.16	335.53	351.18	349.72	353.51
18	386.76	390.30	355.26	371.84	349.72	372.16
19	405.93	402.40	375.00	392.50	366.66	390.30
20	423.52	421.58	394.74	413.16	405.93	421.58
21	436.00	437.14	414.47	433.82	423.52	437.14
22	463.20	458.11	434.21	454.47	436.00	458.11
23	489.64	487.23	453.95	475.13	463.20	487.23
24	503.80	503.44	473.68	495.79	463.20	503.44
25	519.86	528.67	493.42	516.45	489.64	528.67
26	540.68	548.87	513.16	537.11	519.86	528.67
27	560.19	571.78	532.89	557.76	540.68	548.87
28	578.58	588.05	552.63	578.42	560.19	571.78
29	595.86	607.71	572.37	599.08	578.58	607.71
30	606.62	623.66	592.11	619.74	595.86	623.66
31	619.43	641.37	611.84	640.39	606.62	641.37
32	634.56	658.76	631.58	661.05	634.56	658.76
33	653.78	675.60	651.32	681.71	653.78	675.60
34	678.78	705.13	671.05	702.37	678.78	705.13
35	702.05	724.10	690.79	723.03	702.05	724.10
36	717.27	742.64	710.53	743.68	717.27	742.64
37	732.94	755.80	730.26	764.34	732.94	755.80
38	750.00	785.00	750.00	785.00	750.00	785.00

표. 4-3 Delay width 실제값과 ideal값, 보상 후 delay

Table. 4-3 Real and ideal delay width value, calibration delay



표 4-3에 측정된 carry delay의 width와 ideal carry delay를 각각 비교하여 나타내었다. 실제 측정결과 carry chain의 delay가 동일하지 않아 ideal 값과 실제 측정값에 오차가 났다. 측정된 자료를 바탕으로 하여 실제 delay 값에 출력 값을 보상하여 보상 delay 값을 mapping 하였다. 각 carry chain 에서의 딜레이 값과 보상 전 딜레이 값에 차이가 있음을 알 수 있다. 특히 delay 평균값 미만의 짧은 delay를 가지는 carry와 평균의 두 배 이상 되는 carry가 존재함을 확인할 수 있다. 그림. 4-3과 그림. 4-4에 B site와 F site 에서의 측정된 carry chain delay width를 그래프로 나타내었다.




그림. 4-2 B site carry chain delay width 측정값

Fig. 4-2 B site carry chain delay width plot



B site와 F site 모두에서 첫 번째, 두 번째 carry chain의 delay가 크게 측정되었다. 짧은 구간은 10 ps, 긴 구간은 50 ps의 delay width가 존재한다.




그림. 4-3 F site carry chain delay width 측정값

Fig. 4-3 F site carry chain delay width plot

B site와 F site의 carry chain모두 15 ps 미만의 carry 가 다수 존재하였으며 25ps가 넘는 wide delay를 가지는 carry도 측정 되었다. 특히 처음 2



개 carry chain delay 가 길게 측정되었으며, 특정한 패턴 없이 랜덤하게 delay의 오차가 존재하였다. Carry chain의 가장 짧은 delay width는 10.2 ps, 가장 긴 delay width는 50 ps로 측정되었다.




그림. 4-4 F delay width 보정 전,후 출력 그래프

Fig. 4-4 F site before, after calibration output plot

그림. 4-4는 F site에서 보상되기 전의 carry chain 출력 그래프와 보상 후의 carry chain출력 그래프이다. 보상 전의 carry chain은 carry chain 1개를 지날 때마다 19.7의 값을 고정적으로 출력 하지만 delay width를 사용하여 보상 후 출력은 실제 carry chain의 값과 비교하여 출력 값이 보상 되었

다.




그림. 4-5 B delay width 보정 전,후 출력 그래프

Fig. 4-5 B site before, after calibration output plot

그림. 4-5는 보상되기 전의 Bsite carry chain 출력 그래프와 보상 후의 carry chain출력 그래프이다. F site와 유사하게 보상 전의 carry chain은 carry chain 1개를 지날 때마다 20.5 ps 의 값을 고정적으로 출력 하지만 실제 delay width 정보를 사용하여 보상 후 출력은 실제 carry chain의 값과 비교하여 출력 값이 보상 되었다.




그림. 4-6 보상 전, 후의 F site delay 오차값

Fig. 4-6 F site delay error




그림. 4-7 보상 전, 후의 B site delay 오차값

Fig. 4-7 B site delay error



그림. 4-7에 보상 전과 후의 delay 오차값을 그래프로 나타내었다. Front site의 보상 전 오차평균은 25.76 ps 이며 Min 2.46 ps, Max 48 ps 이고 보상 후 오차평균은 6.26 ps, Min 0.15 ps, Max 20.26 ps이다. Back site의 보상 전 오차 평균은 19.2 ps 이며 Min 1.07 ps, Max 59.94 ps 이고 보상 후 오차평균은 6.54 ps, Min 0.32 ps, Max 29.34 ps 이다. F site와 B site 모두 보상 후 오차 평균과 최대, 최소 오차가 줄어들었다.

4.3 Dual edge pulse를 사용한 wide delay 구간에서의 정밀도 보상

Carry chain 보상 후에도, wide delay carry에서 출력이 나올 경우 delay width만큼의 정밀도가 하락 하는 문제가 발생하게 된다. 그림. 4-6에서 wide delay에 의한 정밀도 하락을 나타내었다. 그림.은 380부터 410 ps구간에서 출력이 될 경우를 나타내었다. 이때의 출력 해상도는 30 ps로 평균 해상도인 19.7 ps 보다 크다. 19.7 ps 보다 큰 delay width에서 출력이 될 경우 해상도가 평균해상도 보다 떨어지는 현상이 발생한다.



그림. 4-7 Wide delay carry chain

Fig. 4-7 Wide delay carry chain

앞서 carry chain을 측정하여 알 수 있듯이 FPGA를 사용한 Tapped delay 방식의 TDC에서는 dedicated carry chain의 delay width가 일정치 않다는

특성이 있다. Dedicated carry chain 자체의 miss match가 주요 원인이며 그 결과 TDC의 해상도가 dedicated carry chain delay의 variation에 의해 낮아지는 구간이 발생한다.

Dedicated carry chain의 delay 차이에 따른 보상방식으로 wave union방식이 있다[12]. Wave union 방식은 delay line에 16개의 추가 carry chain을 사용하여 3개 이상의 transition 을 가지는 wave union을 형태를 준비하고 start, stop 신호가 입력되면 wave union을 carry chain으로 전달하는 방식이다.




그림. 4-8 Wave union 방식 구조

Fig. 4-8 Simplified schematic of wave union

이 방식은 wave union을 준비하는 추가적인 carry chain이 필요로 하기 때문에 750 ps에 해당하는 38개의 carry chain에 추가로 16개의 carry chain을 필요로 하므로 carry chain의 사용량이 30%가 추가된다. 추가되는 carry chain을 막기 위하여 fine부의 data 신호를 pulse형태를 갖는 dual edge로 입력하여 wide delay를 가지는 carry chain의 정밀도를 높이는 방식을 제안

하였다. Carry chain을 wave union의 대기열로 지정하지 않기 때문에 fine delay source를 더 효율적으로 사용가능한 장점이 있다. 동일 resource를 사용하는 FPGA에서 wave union방식 보다 다채널을 구성할 수 있으며, 4장 2절 carry chain 측정 결과에 나타나듯이 carry chain의 사용량이 증가 할 수록 선형성이 낮아진다.

Carry chain의 wide delay 구간에서의 해상도 하락 현상을 carry chain의 추가 없이 보상하기 위하여 carry chain입력에 0-1 transition 이 아닌 0-1-0 pulse를 입력하여 2개의 edge가 carry chain에서 출력되는 방식을 제안하였다. 그림. 4-9의 위 그림과 아래 그림 모두 기존의 0-1 transition 신호를 입력할 경우 동일한 111111100 출력을 나타낸다.




그림. 4-9 Dual edge 방식의 예

Fig. 4-9 Signals of dual edge method

하지만 0-1-0의 dual edge 방식을 사용하면 위의 그림.의 경우 001111100출력이 나오는 반면, 아래 그림.은 011111100이 출력된다. 즉 입력된 펄스의 길이만큼 해당 carry chain의 delay값 정보를 추가적으로 얻을 수 있다.




그림. 4-10 Dual edge pulse 생성부

Fig. 4-10 Schematic of dual edge pulse generate stage

그림. 4-10은 기존의 tapped delay 방식 TDC에 dual edge pulse signal generator 회로를 추가한 모습이다. Fine 측정부로 입력되는 carry chain 입력 신호를 signal generator에서 pulse형태로 변환하여 측정한다. 생성되는 pulse의 폭은 190 ps로 4장 2절에서 측정하였던 carry chain의 가장 큰 delay(50 ps)보다 충분히 길게 설정하였다.

그림. 4-11은 carry chain으로 입력되는 dual edge의 pulse 생성 회로를 나타내었다. Input signal이 첫 번째 플립플롭의 cll 신호를 거쳐 두 번째 플립플롭의 clk입력과 rst 입력으로 각각 연결된다. 이때 두 번째 플립플롭의 rst로 연결되는 routing delay와 clk로 연결되는 routing delay의 각각 a, b라 할 때 delay a가 delay b보다 클 경우 두 번째 플립플롭의 출력Q는 a-b만큼의 펄스폭을 가지는 신호가 만들어 진다.




Fig. 4-11 Dual edge pulse generate circuit

Dual pulse width가 carry chain의 delay width와 동일한 구간은 F site 0 ps~282 ps, 488 ps~522 ps, 648 ps~677 ps 구간이며, B site 0ps ~272 ps 344 ps~400 ps, 508 ps~556 ps 구간이다. 이 구간에서는 pulse width와 carry delay가 겹치는 구간으로 dual edge의 정밀도 향상 효과를 얻지 못하는 구간이다.




그림. 4-12 F site에서의 정밀도 보상구간

Fig. 4-12 Accuracy calibration using dual edge delay(F site)




그림. 4-13 B site에서의 정밀도 보상구간

Fig. 4-13 Accuracy calibration using dual edge delay(B site)

이 구간에서는 비록 정밀도의 향상을 얻을 수는 없으나 첫 번째 1출력 구간을 사용하여 dual edge를 사용하지 않을 때의 방식과 동일하게 carry 출력을 얻을 수 있다.



F site와 B site에서 dual edge 입력 펄스폭 190 ps 이후 구간부터 pulse width 출력 정보를 얻을 수 있으므로 190 ps 미만 구간에서는 정밀도 향상 효과를 얻을 수 없다. 190 ps 이상 구간에서는 pulse width 정보를 사용하여 1 출력의 개수를 사용하여 해당 출력에서의 정밀도를 향상시킬 수 있다. F site에서 21개 carry 구간에서 보상 전 해상도 30.72 ps에서 보상 후, Min 3.28 ps, Max 21.47 ps로 해상도 향상 효과를 얻을 수 있으며, B site에서 18개 carry 구간에서 보상 전 해상도 29.52 ps에서 보상 후, Min 1.88 ps, Max 24.8 ps의 해상도 향상 효과를 얻을 수 있다.




그림. 4-14 F site에서의 정밀도 보상 전, 후 그래프

Fig. 4-14 Measurements of dual edge calibration(F site)




그림. 4-15 B site에서의 정밀도 보상 전, 후 그래프

Fig. 4-15 Measurements of dual edge calibration(B site)

그림. 4-14에서 dual dege방식을 사용하여 F site에서의 정밀도 보상 전, 후의 값과 ideal delay width(19.7 ps)를 나타내었다. 292 ps에서 738 ps구간의 25개 delay중 21 개 delay의 정밀도를 향상시켰다. 그림. 4-15에서는 B site에서의 정밀도 보상 전, 후의 값과 ideal delay width(20.5 ps)를 나타내었다. 272 ps에서 730 ps 구간의 25개 delay중 18개 delay 의 정밀도 향상을 확인하였다.



제 5장 결 론

본 논문에서는 FPGA의 dedicated carry chain을 사용하여 tapped delay 방식의 TDC를 설계하였다. Dedicated carry chain의 delay width가 일정하지 않으므로 생기는 오차를 dual edge방식을 사용하여 정밀도를 향상시켰으며 delay width 측정을 통한 정밀도를 향상시켰다.

2개 site로 구성된 tapped delay line에서 각 site마다 38개의 dedicated delay line을 사용하여 delay width의 차이를 보상하기 전, 후의 data를 측정하였다. 보상 전의 carry chain은 750 ps, 785 ps길이의 총 딜레이를 가지며 carry chain 1당 19.7 ps, 20.5 ps의 지연 시간을 가진다. 각각의 carry chain은 지연시간이 일치하지 않아서 출력오차가 생기기 때문에 38개 carry chain의 delay width를 측정하여 출력 code를 보상하여 정밀도를 향상시켰다. 측정된 delay width 값은 15 ps미만의 carry 가 다수 존재하였으며 50 ps가 넘는 wide delay도 측정되었다. Front site의 보상 전 오차평균은 25.76 ps이며 Max 48 ps이고 보상 후 오차평균은 6.26 ps, Max 20.26 ps이다. Back site의 보상 전 오차 평균은 19.2 ps 이며 Max 59.94 ps 이고 보상 후 오차평균은 6.54 ps, Max 29.34 ps 이다.

측정한 dedicated carry chain의 wide delay에 의한 해상도 보상을 위하여 dual edge 방식을 사용하여 F site 292 ps에서 738 ps 구간의 25개 delay중 21 개 delay의 정밀도를 향상시켰다. B site 272 ps에서 730 ps 구간의 25개 delay중 18개 delay 의 정밀도 향상을 확인하였다. dual edge의 펄스폭은 190 ps 로 설계하였다. F site에서 21개 carry 구간에서 보상 전 해상도 30.72 ps에서 보상 후, Min 3.28 ps, Max 21.47 ps 로 해상도 향상 효과를 얻을 수 있으며, B site에서 18개 carry 구간에서 보상 전 해상도 29.52 ps



에서 보상 후, Min 1.88 ps, Max 24.8 ps 의 해상도 향상 효과를 얻을 수 있다.



참 고 문 헌

- [1] P. Palojarvi, K. Maatta, and J. Kostamovaara, "Integrated time-of-flight laser radar," *IEEE Trans. Instr. Meas.*, vol. 46, no. 4, pp. 996-999, Aug. 1997.
- [2] M. A. Daigneault and J. P. David, "A high-resolution time-to-digital converter on FPGA using dynamic reconfiguration," *IEEE Trans. Instrum. Meas.*, vol. 60, no. 6, pp. 2070-2079, June. 2011.
- [3] B. K. Swann, B. J. Blalock, L. G. Clonts, D. M. Binkley, J. M. Rochelle, E. Breeding and K. M. Baldwin, "A 100-ps time-resolution CMOS time-to-digital converter for positron emission tomography imaging applications," *IEEE J. Solid-State Circuits*, vol. 39, no. 11, pp. 1839-1852, Nov. 2004.
- [4] P. Chen, P. Y. Chen, J. S. Lai, and Y. J. Chen, "FPGA vernier digital-to-time converter with 1.58 ps resolution and 59.3 minutes operation range," *IEEE Trans. Circuits Syst.*, vol. 57, no. 6, pp. 1134-1142, June. 2010.
- [5] S. Junnarkar, P. O'Connor, and R. Fontaine, "FPGA based self calibrating 40 picosecond resolution, wide range time to digital



converter," *IEEE Nuclear Science Symp. Conf. Rec.*, pp. 3434–3439, Oct. 2008.

[6] M. P. Mattad, H. Guhilot and R. K. Kamat, "Area efficient time to digital converter (TDC) architecture with double ring-oscillator technique on FPGA for fluorescence measurement application," *IEEE Recent Advances in Intelligent Comput. Syst.*, pp. 260–263, Sept. 2011.

[7] R. Szplet and K. Klepacki, "An FPGA-integrated time-to-digital converter based on two-stage pulse shrinking," *IEEE Trans. Instr. Meas.*, vol. 59, no. 6, pp. 1663–1670, June. 2010.

[8] A. Aloisio, P. Branchini, R. Cicalese, R. Giordano, V. Izzo and S. Loffredo, "FPGA implementation of a high-resolution time-to-digital converter," *IEEE Nuclear Science Symp. Conf. Rec.*, pp. 504–507, Oct. 2007.

[9] Xilinx Inc., Virtex-6 FPGA Configuration User Guide, 2013.

[Online]. Available: <http://www.xilinx.com/>

[10] K. J. Hong, E. Kim, J. Y. Yeom, P. Olcott and C. Levin, "FPGA-based time-to-digital converter for time-of-flight PET detector," *IEEE Nuclear Science Symp. and Medical Imaging Conf.*, pp.



2463–2465, Nov. 2012.

[11] Xilinx Inc., Constraints Guide, 2012.

[Online]. Available: <http://www.xilinx.com/>

[12] J. Wu, Z. Shi, and I. Y. Wang, "Firmware-only implementation of time-to-digital converter (TDC) in field programmable gate array (FPGA)," *IEEE Nuclear Science Symp. Conf. Rec.*, pp. 177–181, Oct. 2003.