
Cache

Ihre Aufgabe ist es, das Verhalten einer Entity namens "cache" zu programmieren. Die Entity ist in der angehängten Datei "cache.vhdl" deklariert und hat folgende Eigenschaften:

- Eingang: addr vom Typ std_logic_vector mit Länge 8
- Eingang: en_read vom Typ std_logic
- Eingang: clk vom Typ std_logic
- Ausgang: data vom Typ std_logic_vector mit Länge 7
- Ausgang: ch_cm vom Typ std_logic



Verändern Sie die Datei "cache.vhdl" nicht!

Ziel dieser Aufgabe ist es, die Leseeinheit eines direct mapped Caches zu programmieren. Abhängig von der angelegten Adresse am Adresseingang addr des Caches soll dieser durchsucht und bei einem cache hit der Speicherinhalt ausgegeben werden. Bei einem direct mapped Cache ist die Position eines Datums im Cache eindeutig über die Adresse definiert. Umfasst der Cache M Einträge, so werden $N = \lceil log_2(M) \rceil$ Bits der Adresse für die Positionbestimmung (=Index) im Cache benötigt und die restlichen Bits der Adresse als Tag zu dem Datum im Cache dazugespeichert. Bei der Überprüfung, ob ein Datum im Cache vorhanden ist, muss also zunächst die Position im Cache anhand eines Teilstücks der Adresse ermittelt und anschließend der gespeicherte Tag mit dem zweiten Adressteil verglichen werden. Wenn dieser übereinstimmt, liegt ein cache hit vor. Abbildung 1 verdeutlicht das Prinzip eines direct mapped Caches.

Die Cache Entity soll dabei folgende Aufgaben erfüllen:

- Der Cache soll bei fallender Flanke des Takteinganges *clk* arbeiten, d.h. die Ausgänge dürfen sich nur bei einer fallenden Flanke verändern.
- Ein Zugriff auf den Cache erfolgt nur, wenn en_read gleich '1' ist, anderenfalls soll der Ausgang data immer hochomig (High Impedance = 'Z') sein und das Flag ch_cm immer '0' liefern.
- Die im Cache gespeicherten 21 Daten und deren Tags sind in Tabelle 1 vorgegeben und sollen von Ihnen als konstanter Inhalt in Ihren Cache programmiert werden. (Diese würden von einer Schreibe-Einheit entsprechend beschrieben werden).




Abbildung 1: Prinzipdarstellung des Lesezugriffs bei einem direct mapped Cache. Dargestellt sind jeweils ein Beispiel für einen cache hit (a) und einen cache miss (b). (Achtung: Die in dieser Darstellung verwendeten Bitbreiten stimmen nicht notwendigerweise mit jener aus Ihrer Angabe überein.)

- Erfolgt ein Lesezugriff (en_read = '1'), so soll aus der Adresse addr die mögliche Position des Datums im Cache (=Index) und der zugehörige Tag ermittelt werden. Kommt es dabei zu einem cache hit, so soll das Datum dieser Adresse am Ausgang data ausgegeben werden und das Flag ch_cm auf '1' gesetzt werden. Kommt es zu einem cache miss, so soll der Ausgang data hochomig (High Impedance = 'Z') sein und das Flag ch_cm '0' liefern.
- Ist bei einem Lesezugriff der Cache-Index der Adresse größer als die Speichertiefe des Caches, so soll ebenfalls der Ausgang data hochomig (High Impedance = 'Z') sein und das Flag ch_cm '0' liefern.
- Für die Berechnung des Cache-Index und des Tags aus der angelegten Adresse gilt außerdem: Der Index berechnet sich aus den n niederwertigsten Adressbits, wobei n die minimal nötige Anzahl an Bits zur Darstellung aller 21 Indizes im Cache ist. Die restlichen m Bits werden als Tag gespeichert (n + m = Adresslänge = 8).

Dieses Verhalten muss in der angehängten Datei "cache_beh.vhdl" programmiert werden. Um Ihre Lösung abzugeben, senden Sie ein E-Mail mit dem Betreff "Result Task 6" an vhdl-mc+e384@tuwien.ac.at und hängen Ihre Datei "cache_beh.vhdl" an.

Viel Erfolg und möge die Macht mit Ihnen sein.

Cache Index	Tag	Data
0	111	1001010
1	111	1001110
2	101	1001111
3	101	0011100
4	100	1001101
5	100	1000101
6	110	0010001
7	101	1010100
8	100	0011100
9	101	0110001
10	111	0011001
11	101	1110101
12	101	1000111
13	111	1000000
14	110	1010100
15	111	1010111
16	101	1000111
17	101	1010100
18	111	1111100
19	110	1100110
20	110	1010100

 ${\it Tabelle~1:}\ Inhalt\ des\ Caches.\ Die\ Daten\ und\ Tags\ sind\ jeweils\ mit\ MSB\ first\ angegeben.$