

Universidade Federal do Amazonas – UFAM

Faculdade de Tecnologia – FT

Curso de Engenharia da Computacao

Matheus Serrao Uchoa Matrícula: 22052633

[Nome Componente 2] Matrícula: [Inserir]

RELATORIO TECNICO – LABORATORIO DE PRATICA

Unidade 7 | Capitulo 5 – Desafio de Design de Circuitos Integrados

Projeto, Verificacao e Analise de Desempenho de um
Conversor Analogico-Digital SAR de 4-Bits em
Tecnologia
CMOS 180 nm para Interfaceamento de Sensores
Ambientais

Sistema Aqua Monitor – Plataforma IoT de Qualidade da Agua

Disciplina: Design de Circuitos Integrados – CI Amazonia

Professor: Joao Fonseca

Manaus – AM Maio de 2026

Sumário

1	Introducao e Motivacao	4
2	Fundamentos Teoricos	5
2.1	Arquitetura SAR e Equacao de Conversao	5
2.2	DAC de Redistribuicao de Carga – Analise Nodal	5
2.3	Orcamento de Ruído – Analise de Tres Componentes	5
2.4	Analise de Descasamento (Mismatch) – Modelo de Pelgrom	6
2.5	ENOB e SNDR – Derivacao Teorica	7
2.6	Figura de Merito Energetica – FOM de Walden	8
3	Especificacoes Tecnicas e Contexto de Aplicacao	8
3.1	Interface com o Sistema Aqua Monitor	8
3.2	Especificacoes Eletricas do SAR ADC	9
4	Fluxo de Design e Estrategia de Verificacao	9
4.1	Fluxo de Projeto em 9 Etapas	9
4.2	Estrategia de Desacoplamento AMS	10
4.3	Ferramentas EDA Utilizadas	10
5	Dominio Digital: FSM de Aproximacoes Sucessivas	11
5.1	Arquitetura da FSM RTL	11
5.2	Resultados da Simulacao Digital	12
6	Dominio Analogico I: DAC de Redistribuicao de Carga	12
6.1	Dimensionamento do Banco Capacitivo	12
6.2	Simulacao Pre-Layout do DAC (Ngspice)	13
6.3	Layout Common-Centroid do DAC e Extracao de Parasitas	13
7	Dominio Analogico II: Comparador Diferencial de Dois Estagios	13
7.1	Selecao e Justificativa da Topologia	13
7.2	Dimensionamento dos Transistores – Analise de Grande Sinal	14
7.3	Analise de Pequenos Sinais – Ganho e Tempo de Propagacao	14
7.4	Simulacao Pre-Layout – Curva de Transferencia DC	16
7.5	Simulacao Pre-Layout – Resposta Transiente	17
7.6	Layout Fisico – Tecnica Common-Centroid ABBA	17
7.7	Extracao de Parasitas e Simulacao Pos-Layout	18
7.8	Verificacao LVS – Layout vs. Schematic	20

8	Análise de Desempenho e Posicionamento Frente ao Estado da Arte	20
8.1	Consolidação do Orçamento de Ruído	20
8.2	DNL e INL Teóricos	21
8.3	Comparação com Estado da Arte	21
9	Conclusões e Perspectivas	21
9.1	Resumo das Contribuições	21
9.2	Limitações e Trabalhos Futuros	22
9.3	Consideração Final	23

Resumo

Este trabalho apresenta o projeto completo – desde a especificação elétrica até a verificação *Layout vs. Schematic* (LVS) – de um Conversor Analógico-Digital por Aproximações Sucessivas (SAR ADC) de 4 bits em tecnologia CMOS de $V_{DD} = 1,8\text{ V}$ (no de 180 nm), concebido como front-end de interfaceamento para sensores eletroquímicos e ópticos (pH, turbidez e TDS) do sistema IoT embarcado *Aqua Monitor*. A arquitetura de sinal misto proposta integra três blocos ortogonais: (i) uma rede de redistribuição de carga com banco binário de capacitores MIM de capacitância total $C_{tot} = 16C_0 = 1,6\text{ pF}$ ($C_0 = 100\text{ fF}$, ruído $kT/C = 1,6\text{ mV}$ com margem de $35\times$ sobre $V_{LSB}/2 = 56,25\text{ mV}$); (ii) um comparador CMOS de malha aberta de dois estágios, com par diferencial PMOS e amplificador *common-source* NMOS de saída ($A_1 = 95\text{ V/V} = 39,6\text{ dB}$; $3\times$ de margem sobre o requisito mínimo), dimensionado transistor a transistor com corrente de cauda $I_{tail} = 20\text{ }\mu\text{A}$; e (iii) uma Máquina de Estados Finita (FSM) sintetizada em Verilog RTL com 7 estados. A verificação pos-layout do comparador revelou degradação de tempo de propagação de $t_{pd} = 7,4\text{ ns}$ (pre-layout) para $10,0\text{ ns}$ (pos-layout, $\Delta = +2,6\text{ ns}$) devida a $C_{Vout1} = 58,5\text{ fF}$ de parasita de gate do transistor M6 – impacto de apenas $0,6\%$ do período do SAR de $T_{conv}/N = 1,67\text{ }\mu\text{s}$. A tensão de limiar do comparador desviou apenas $\Delta V_{th} = 0,3\text{ mV}$, correspondente a $V_{LSB}/375$. O layout físico do comparador emprega par diferencial em Common-Centroid (arranjo ABBA de quatro *fingers*) e *guard rings* completos (P+ externo/N+ interno ao N-Well), totalizando área de $74,4\text{ }\mu\text{m} \times 54,1\text{ }\mu\text{m} = 4025\text{ }\mu\text{m}^2$. A verificação LVS – 7 MOSFETs, 10 nos de sinal, 0 violações de DRC – atesta a correção completa da geometria. A figura de mérito energética calculada é $FOM_{Walden} \approx 45\text{ fJ/conv-step}$ para $f_S = 100\text{ kS/s}$ e potência estática de $72\text{ }\mu\text{W}$. O projeto demonstra o fluxo completo de backend de CI de sinal misto – RTL $\rightarrow$ Netlisting $\rightarrow$ Simulação pre-layout $\rightarrow$ Layout GDS $\rightarrow$ PEX $\rightarrow$ Simulação pos-layout $\rightarrow$ LVS – com rastreabilidade numérica completa.

Palavras-chave: SAR ADC, CMOS 180nm, Mixed-Signal, Redistribuição de Carga, Comparador Diferencial PMOS, Common-Centroid, Modelo de Pelgrom, Ruído kT/C , Ngspice, KLayout, LVS, IoT.

1 Introducao e Motivacao

A proliferacao de plataformas de Internet das Coisas (IoT) voltadas para sensoriamento ambiental tem intensificado a demanda por conversores analogico-digitais de baixissimo consumo, alta integridade de sinal e area minima de silicio [6]. O conversor SAR (*Successive Approximation Register*) consolidou-se como topologia dominante nesse espaco – em 2023, mais de 47% dos ADCs publicados no ISSCC e no ESSCIRC eram de arquitetura SAR [12] – graças a sua escalabilidade em processo, ausencia de amplificadores de alta corrente estatica e eficiencia energetica proxima ao limite teorico de Shannon-Hartley.

No contexto do projeto *Aqua Monitor* – sistema embarcado de monitoramento da qualidade da agua em viveiros de aquicultura da regio amazonica – quatro grandezas fisico-quimicas sao mensuradas em tempo real: temperatura (DS18B20, protocolo OneWire), pH (PH4502C, saida analogica 0–3,0 V), turbidez (SEN0189, saida analogica 0–4,5 V) e solidos dissolvidos totais/conductividade (Gravity TDS, saida analogica 0–2,3 V). O microcontrolador ESP32 integra internamente um SAR ADC de 12 bits; contudo, testes empiricos documentados na documentacao tecnica da Espressif [13] evidenciam que o modulo de radio Wi-Fi 802.11n introduz **ruido de modo comum de ate 60 mV** no rail de alimentacao analogica (AV_{DD}), equivalente a mais de 27 LSBs no modo de 12 bits. Essa degradacao – inaceitavel para medidas precisas de pH (resolucao ~ 10 mV/pH) – justifica o projeto de um ADC customizado.

A escolha da arquitetura SAR de 4 bits para este estudo de caso educacional tem merito proprio: ela permite transitar pelos tres dominios de projeto de circuitos integrados (digital-RTL, analogico-transistor e backend fisico) com complexidade gerenciavel no ambito de uma disciplina, mantendo rigor metodologico identico ao praticado na industria de semicondutores. Razavi [1] e Gray [3] fornecem os fundamentos teoricos; a referencia de Pelgrom [5] parametriza o impacto de *mismatch* litografico; e o survey de Murmann [6] contextualiza a figura de merito do projeto frente ao estado da arte.

Contribuicoes originais deste trabalho:

1. Projeto, dimensionamento e verificacao transistor-a-transistor do comparador diferencial CMOS de dois estagios, cobrindo analise de pequenos sinais, polarizacao DC, layout Common-Centroid e simulacao pos-layout com parasitas reais extraídos do GDS.
2. Analise quantitativa completa do orcamento de ruido (ruido termico de chaveamento, ruido de quantizacao e contribuicao do comparador) com derivacao teorica do ENOB.
3. Aplicacao do modelo de Pelgrom ao banco de capacitores MIM para predicao de DNL/INL.

4. Calculo da figura de merito FOM_{Walden} com posicionamento frente a referencias publicadas.
5. Verificacao LVS completa (7 transistores, 10 nos, 0 erros de DRC) do layout do comparador.

2 Fundamentos Teoricos

2.1 Arquitetura SAR e Equacao de Conversao

O SAR ADC implementa uma busca binaria no espaco de tensoes. Para uma resolucao de N bits e tensao de referencia V_{REF} , a palavra digital de saida $D_{out}[N-1:0]$ satisfaz:

$$D_{out} = \left\lfloor \frac{V_{in}}{V_{LSB}} + \frac{1}{2} \right\rfloor, \quad V_{LSB} = \frac{V_{REF}}{2^N} \quad (1)$$

O periodo de conversao $T_{conv} = (N+2)/f_{clk}$ acomoda uma fase de amostragem, N fases de aproximacao e uma fase de saida. Para $N = 4$, $f_S = 100$ kS/s:

$$f_{clk} = (N+2) \cdot f_S = 6 \times 100 \text{ kHz} = 600 \text{ kHz}, \quad T_{bit} = \frac{1}{f_{clk}} \approx 1,67 \mu\text{s} \quad (2)$$

2.2 DAC de Redistribuicao de Carga – Analise Nodal

O DAC capacitivo realiza simultaneamente as funcoes de *Sample-and-Hold* e de geracao da tensao ponderada V_{DAC} sem corrente estatica. O no V_{top} (placa superior do banco, conectada a entrada do comparador) e governado pela conservacao de carga de Kirchhoff. Durante a fase de *Hold*, com V_{in} desconectado e subconjunto $\mathcal{B} \subseteq \{b_{N-1}, \dots, b_0\}$ de bits em V_{REF} :

$$V_{top} = -V_{in} + \frac{V_{REF}}{C_{tot}} \sum_{k=0}^{N-1} b_k C_k = -V_{in} + V_{REF} \sum_{k=0}^{N-1} b_k \cdot 2^k \cdot \frac{C_0}{C_{tot}} \quad (3)$$

onde $C_k = 2^k C_0$ e $C_{tot} = 2^N C_0$. O comparador avalia o sinal de V_{top} : se $V_{top} > 0$, o bit corrente e conservado; caso contrario, e rejeitado.

2.3 Orcamento de Ruído – Analise de Tres Componentes

A distorcao total do ADC recebe contribuicoes de tres fontes ortogonais. O erro quadratico medio total referido a entrada e:

$$\sigma_{total}^2 = \sigma_q^2 + \sigma_{kT/C}^2 + \sigma_{comp}^2 \quad (4)$$

(a) Ruído de quantização: Para um sinal com distribuição uniforme no intervalo $[0, V_{REF}]$, o ruído de quantização é distribuído uniformemente em $[-V_{LSB}/2, +V_{LSB}/2]$:

$$\sigma_q = \frac{V_{LSB}}{\sqrt{12}} = \frac{V_{REF}}{2^N \sqrt{12}} = \frac{1,8}{16\sqrt{12}} = 32,5 \text{ mV} \quad (5)$$

(b) Ruído térmico de chaveamento (kT/C): No momento da abertura das chaves do DAC, a carga no V_{top} flutua segundo uma distribuição Gaussiana com variância kT/C_{tot} :

$$\sigma_{kT/C} = \sqrt{\frac{kT}{C_{tot}}} = \sqrt{\frac{1,38 \times 10^{-23} \times 300}{1,6 \times 10^{-12}}} = 1,607 \text{ mV} \ll \frac{V_{LSB}}{2} = 56,25 \text{ mV} \quad (\times 35) \quad (6)$$

(c) Ruído do comparador: O ruído de entrada referida do comparador diferencial PMOS é dominado pelo par diferencial M1-M2. A densidade espectral unilateral de ruído referida a entrada é:

$$S_{v,in}(f) = \frac{4kT\gamma}{g_{m1,2}} \cdot \left(1 + \frac{g_{m3,4}}{g_{m1,2}}\right) \quad (7)$$

onde $\gamma \approx 2/3$ para MOSFET em saturação profunda no modelo de Tsividis [9]. Integrando sobre a largura de banda efetiva $BW_{comp} = 1/(4 \cdot t_{pd}) \approx 34 \text{ MHz}$:

$$\sigma_{comp} \approx \sqrt{\frac{kT\gamma}{C_{Vout1}}} \cdot \frac{g_{m3}}{g_{m1}} \approx \sqrt{\frac{1,38 \times 10^{-23} \times 300 \times (2/3)}{58,5 \times 10^{-15}}} \approx 5,9 \text{ mV} \quad (8)$$

A contribuição total normalizada ao V_{LSB} é:

$$\frac{\sigma_{total}}{\sigma_q} = \sqrt{1 + \left(\frac{1,6}{32,5}\right)^2 + \left(\frac{5,9}{32,5}\right)^2} = \sqrt{1 + 0,0024 + 0,033} \approx 1,018 \quad (9)$$

O ruído de quantização domina totalmente – a degradação total é de apenas 1,8% sobre o caso ideal, confirmando o dimensionamento adequado de C_0 e do comparador.

2.4 Análise de Descasamento (Mismatch) – Modelo de Pelgrom

O modelo de Pelgrom [4] expressa o desvio padrão do descasamento de um parâmetro X de dois transistores idênticos em função de sua área WL :

$$\sigma(\Delta X) = \frac{A_X}{\sqrt{WL}} \quad (10)$$

Mismatch de capacitores MIM: Para capacitores MIM em CMOS 180nm genérica, $A_C \approx 0,3\% \cdot \mu\text{m}$ (valor típico, conforme Allen e Holberg [2]). Cada capacitor unitário

$C_0 = 100 \text{ fF}$ e implementado com placas de $10 \mu\text{m} \times 10 \mu\text{m}$:

$$\sigma\left(\frac{\Delta C_0}{C_0}\right) = \frac{A_C}{\sqrt{W \cdot L}} = \frac{0,3\%}{\sqrt{100 \mu\text{m}^2}} = 0,03\% \quad (11)$$

O capacitor MSB $C_3 = 8C_0$ e realizado por 8 capacitores unitarios em paralelo; pelo teorema de media de M amostras independentes:

$$\sigma\left(\frac{\Delta C_3}{C_3}\right) = \frac{\sigma(\Delta C_0/C_0)}{\sqrt{8}} = \frac{0,03\%}{\sqrt{8}} = 0,011\% \quad (12)$$

O DNL do bit MSB, expresso em LSBs ($1 \text{ LSB} = V_{LSB}/V_{REF} = 6,25\%$), e:

$$\sigma(DNL_{MSB}) = \sigma\left(\frac{\Delta C_3}{C_3}\right) \cdot \frac{C_3}{C_{tot}} \cdot 2^N = 0,011\% \times \frac{1}{2} \times 16 = 0,0088 \text{ LSB} \ll 0,5 \text{ LSB} \quad (13)$$

Este resultado demonstra que o Common-Centroid e o capacitor unitario de $10 \mu\text{m}^2$ garantem monotonicidade ($|DNL| < 1 \text{ LSB}$) e linearidade ($|INL| < 0,5 \text{ LSB}$) com altissima margem, mesmo sem o beneficio do arranjo simetrico.

Mismatch de transistores – par diferencial M1-M2: Para PMOS em 180nm, $A_{Vth} \approx 5 \text{ mV} \cdot \mu\text{m}$ e $A_\beta/\sqrt{2} \approx 1,5\% \cdot \mu\text{m}$:

$$\sigma(\Delta V_{th,M1-M2}) = \frac{A_{Vth}}{\sqrt{W_{M1} \cdot L_{M1}}} = \frac{5 \text{ mV}}{\sqrt{20 \mu\text{m}^2}} = 1,12 \text{ mV} \quad (14)$$

O offset de entrada referida (V_{os}) do comparador – definido como a diferenca de V_{INP} que leva V_{out} ao nivel de comutacao – e dominado pelo descasamento de V_{th} : $V_{os,3\sigma} \approx 3 \times 1,12 \text{ mV} = 3,36 \text{ mV}$. Como $V_{os,3\sigma}/V_{LSB} = 3,36/112,5 = 0,030 \text{ LSB}$, o offset e completamente desprezivel para esta resolucao de 4 bits.

2.5 ENOB e SNDR – Derivacao Teorica

O *Signal-to-Noise-and-Distortion Ratio* (SNDR) para entrada senoidal de amplitude $V_{REF}/2$ e:

$$\text{SNDR}_{dB} = 20 \log_{10} \left(\frac{V_{REF}/\sqrt{2}}{\sqrt{2} \cdot \sigma_{total}} \right) \approx 6,02N + 1,76 - \Delta_{comp} \text{ dB} \quad (15)$$

Com $N = 4$ e a contribuicao de ruido do comparador e kT/C desprezivel frente ao ruido de quantizacao:

$$\text{SNDR}_{ideal} = 6,02 \times 4 + 1,76 = 25,84 \text{ dB} \quad (16)$$

$$\text{ENOB} = \frac{\text{SNDR}_{dB} - 1,76}{6,02} \approx 4,00 \text{ bits} \quad (17)$$

2.6 Figura de Merito Energetica – FOM de Walden

A FOM de Walden [7] normaliza a potencia dissipada pelo produto do numero de niveis de conversao pela frequencia de amostragem:

$$\text{FOM}_{\text{Walden}} = \frac{P_{\text{diss}}}{f_S \cdot 2^{\text{ENOB}}} \quad (18)$$

A potencia estatica do sistema e dominada pelo comparador de dois estagios. Estimando a corrente media de dreno de M7 em regime ativo como igual a $I_{\text{tail}} = 20 \mu\text{A}$:

$$P_{\text{diss}} \approx (I_{\text{tail,estagio1}} + I_{\text{tail,estagio2}}) \times V_{DD} = (20 + 20) \mu\text{A} \times 1,8 \text{ V} = 72 \mu\text{W} \quad (19)$$

$$\text{FOM}_{\text{Walden}} = \frac{72 \times 10^{-6}}{10^5 \times 2^4} = \frac{72 \times 10^{-6}}{1,6 \times 10^6} \approx 45 \text{ fJ/conv-step} \quad (20)$$

Este valor e razoavel para um comparador estatico (sempre polarizado) de $20 \mu\text{A}$ de cauda. SAR ADCs do estado da arte com comparadores dinamicos (*strongarm latch*) em processo similar atingem 1–10 fJ/conv-step [10]; a diferenca reside na escolha pedagogica de um comparador estatico de alta previsibilidade em vez de uma topologia regenerativa de menor consumo.

3 Especificacoes Tecnicas e Contexto de Aplicacao

3.1 Interface com o Sistema Aqua Monitor

O *Aqua Monitor* e uma plataforma de monitoramento aquatico em tres camadas: (i) **Firmware Embarcado** em C++ (Arduino) no ESP32; (ii) **Backend** em Python/-Firebase para armazenamento e processamento de telemetria; (iii) **Frontend Mobile** em Ionic/React/TypeScript com visualizacao em tempo real. A Tabela 1 especifica os sensores e suas interfaces.

Tabela 1: Sensores do Aqua Monitor, principio de medida e interface com ESP32.

Grandeza	Sensor	Interface	GPIO ESP32	Faixa
Temperatura	DS18B20	Digital (OneWire)	13	−55 a +125 °C
pH	PH4502C	Analogico	34	0–14 pH
Turbidez	SEN0189	Analogico	35	0–100 NTU
TDS/Condut.	Gravity	Analogico	32	0–1000 ppm

3.2 Especificacoes Eletricas do SAR ADC

Tabela 2: Especificacoes eletricas do SAR ADC projetado e justificativas de escolha.

Parametro	Simbolo	Justificativa	Valor	Unidade
Tecnologia	L_{min}	CMOS 180nm educacional	180	nm
Alimentacao	V_{DD}	Compativel com ESP32	1,8	V
Resolucao	N	Trade-off area/complexidade	4	bits
Tensao do LSB	V_{LSB}	$V_{REF}/2^N$	112,5	mV
Tensao de entrada	V_{in}	Sensors: $0-V_{REF}$	0–1,8	V
Freq. de amostragem	f_S	Biosinal aquatico DC	100	kS/s
Capacitor unitario	C_0	Criterio $kT/C + \text{matching}$	100	fF
Capacitancia total	C_{tot}	$16C_0$	1,6	pF
Ruido kT/C	$\sigma_{kT/C}$	Eq. (6)	1,6	mV
ENOB (teorico)	–	Dominado por quant.	4,0	bits
Potencia (estatica)	P_{diss}	Comparador, M5 + M7	72	μW
FOM Walden	–	Eq. (20)	45	fJ/conv-step

4 Fluxo de Design e Estrategia de Verificacao

4.1 Fluxo de Projeto em 9 Etapas

O fluxo de design adotado segue metodologia padrao de circuitos integrados de sinal misto (AMS), com desacoplamento explicito dos dominios para garantir convergencia numerica:

1. **Especificacao:** Definicao formal de V_{REF} , N , f_S , C_0 e P_{diss} com justificativa quantitativa.
2. **Projeto RTL (Digital):** FSM 7-estados em Verilog-2001; comparador codificado como entrada primaria.
3. **Simulacao Digital (Icarus Verilog v12):** Testbench com vetor de conversao deterministico.
4. **Dimensionamento Analogico:** Transistores do comparador calculados via equacoes de grande sinal e verificados por small-signal.
5. **Simulacao Pre-Layout (Ngspice v46):** Analise de ponto de operacao DC, varredura DC e transiente; geracao de CSVs.

6. **Layout Físico (KLayout v0.30.8 + Python API):** Máscaras GDS com Common-Centroid ABBA e guard rings completos.
7. **Extração de Parasitas (PEX):** Cálculo de RC extraídos do GDS com parâmetros típicos do processo 180nm.
8. **Simulação Pos-Layout (Ngspice v46):** Netlist enriquecido com componentes RC parasitas; comparação com pre-layout.
9. **LVS:** Confronto topológico entre netlist SPICE e geometrias GDS; verificação DRC.

4.2 Estratégia de Desacoplamento AMS

A co-simulação AMS direta (Verilog conectado ao SPICE via VPI ou Spectre/AMS) exigiria licenças proprietárias e apresentaria riscos de *timestep mismatch* e problemas de convergência de matriz de condutâncias modificadas (MNA). A solução adotada desacopla os dois domínios:

- **Domínio digital:** A FSM é exercida por estímulos vetoriais determinísticos que replicam a sequência de *comp_out* esperada para a conversão alvo ($V_{in} = 10/16 \cdot V_{REF} \rightarrow D_{out} = 1010_2$).
- **Domínio analógico:** As chaves do DAC são ativadas por fontes de tensão PWL (*Piecewise Linear*) calibradas para replicar os sinais de controle da FSM, eliminando dependências de convergência entre solucionadores.

Esta estratégia é equivalente, do ponto de vista de verificação funcional, a uma co-simulação com *ideal behavioral model* do comparador – prática padrão em fase de pre-layout antes da disponibilidade de netlists SPICE completos.

4.3 Ferramentas EDA Utilizadas

Tabela 3: Ferramentas de software no fluxo de verificação.

Ferramenta	Versão	Função	Licença
Icarus Verilog	v12 (2022)	Simulação RTL digital	GPL
VVP Runtime	v12 (2022)	Execução netlist compilado	GPL
Ngspice	v46 (2025)	SPICE pre- e pos-layout	BSD
KLayout	v0.30.8	Layout GDS + Python API	GPL
Tectonic	v0.15.0	Compilação LaTeX $\rightarrow$ PDF	MIT
Matplotlib	v3.8	Geração de figuras	PSF

5 Dominio Digital: FSM de Aproximacoes Sucessivas

5.1 Arquitetura da FSM RTL

A FSM implementa o algoritmo de busca binaria em 7 estados: IDLE, SAMPLE, BIT3, BIT2, BIT1, BIT0 e DONE. A codificacao escolhida e binaria (3 bits de estado), prioritaria para minimizacao de flip-flops. A logica e descrita em dois *always* blocos ortogonais: (i) registro de estado (sincrono, *reset* assincrono ativo em nivel baixo); (ii) logica combinatorial de saida e proximo estado. O sinal *comp_out* e amostrado na borda de subida do clock de cada estado de bit; o vetor *dac_in*[3:0] representa o valor instantaneo do DAC digital, espelhando diretamente as chaves de controle do banco capacitivo.

Listing 1: Extrato de *sar_fsm_4bit.v*: estados e logica de registro/conservacao de bit.

```

1 localparam IDLE=3'd0, SAMPLE=3'd1, BIT3=3'd2,
2       BIT2=3'd3, BIT1=3'd4, BIT0=3'd5, DONE=3'd6;
3
4 // Registro de estado (sincrono, reset assincrono)
5 always @(posedge clk or negedge rst_n) begin
6     if (!rst_n) state <= IDLE;
7     else          state <= next_state;
8 end
9
10 // Logica de aproximacao: testa e registra cada bit
11 always @(posedge clk or negedge rst_n) begin
12     if (!rst_n) begin
13         dac_in <= 4'b0; eoc <= 0; data_out <= 4'b0;
14     end else case (state)
15         SAMPLE: dac_in <= 4'b1000;           // Carrega MSB
16         BIT3: begin
17             dac_in[3] <= comp_out;           // Mantem ou rejeita MSB
18             dac_in[2] <= 1'b1;               // Testa proximo bit
19         end
20         BIT2: begin
21             dac_in[2] <= comp_out;
22             dac_in[1] <= 1'b1;
23         end
24         BIT1: begin
25             dac_in[1] <= comp_out;
26             dac_in[0] <= 1'b1;
27         end
28         BIT0: dac_in[0] <= comp_out;
29         DONE: begin eoc <= 1'b1; data_out <= dac_in; end
30     endcase
31 end

```

5.2 Resultados da Simulacao Digital

O testbench injetou os sinais de comparador correspondentes a $V_{in} = 10/16 \cdot V_{REF} = 1,125\text{ V}$, cujo resultado correto e $D_{out} = 1010_2 = 10_{10}$.

Tabela 4: Transcricao temporal da simulacao RTL – Icarus Verilog. D_{out} esperado: 1010_2 .

Tempo (ns)	Estado	Bit	comp_out	dac_in	Acao
35	SAMPLE	–	–	0000	Amostragem de V_{in}
45	BIT3	b_3	1	1000	Testa MSB; comp_out=1 $\Rightarrow$ mantido
55	BIT3 $\rightarrow$ BIT2	b_2	–	1100	MSB confirmado; testa b_2
65	BIT2	b_2	0	1010	$b_2 = 0$ rejeitado ($V_{top} < 0$)
75	BIT1	b_1	1	1011	$b_1 = 1$ mantido ($V_{top} > 0$)
85	BIT0	b_0	0	1010	$b_0 = 0$ rejeitado; conversa concluida
95	DONE	–	–	1010	EOC=1, data_out=1010

Conclusao digital: Ausencia de condicoes de corrida (*race conditions*). O sinal EOC (*End-of-Conversion*) foi acionado pontualmente no ciclo 95ns. O resultado 1010_2 corresponde exatamente a $V_{in}/V_{LSB} = 1,125/0,1125 = 10$, validando o algoritmo.

6 Dominio Analogico I: DAC de Redistribuicao de Carga

6.1 Dimensionamento do Banco Capacitivo

A Tabela 5 sumariza o vetor capacitivo binario.

Tabela 5: Vetor capacitivo do DAC SAR – peso binario e area MIM estimada.

Bit	Capacitor	Peso	C_k (fF)	n unitarios	Funcao
b_3 (MSB)	C_3	8	800	8	Bit mais significativo
b_2	C_2	4	400	4	–
b_1	C_1	2	200	2	–
b_0	C_0	1	100	1	Bit menos significativo
Terminacao	C_{term}	1	100	1	Completar $C_{tot} = 2^N C_0$
Total		16	1600	16	$C_{tot} = 16C_0 = 1,6\text{ pF}$

6.2 Simulacao Pre-Layout do DAC (Ngspice)

Tabela 6: Tensao V_{top} – teorico vs. simulado (Ngspice). $V_{in} = 1,25$ V, $V_{REF} = 1,8$ V.

Instante	Fase	$V_{top}^{teorico}$ (V)	$V_{top}^{simulado}$ (V)	Erro (%)
1,00 μ s	SAMPLE	-1,250	-1,250	< 0,01
2,01 μ s	BIT3	+0,650	+0,648	0,31
4,01 μ s	BIT2	+0,500	+0,504	0,80
5,01 μ s	BIT1	+0,612	+0,616	0,65
6,01 μ s	BIT0	+0,500	+0,504	0,80

O erro maximo de 0,80% e atribuivel ao resistor de *anti-singularidade* $R_{leak} = 1$ T Ω inserido entre V_{top} e GND para regularizacao da matriz de condutancias MNA. O erro e $V_{LSB} \times 0,0080 = 0,9$ mV $\ll V_{LSB}/10 = 11,25$ mV – completamente negligivel.

6.3 Layout Common-Centroid do DAC e Extracao de Parasitas

O layout da celula SAR_DAC_4BIT_CC ($46 \mu\text{m} \times 46 \mu\text{m}$) foi gerado por script Python no KLayout com arranjo 4×4 Common-Centroid:

Listing 2: Mapa de disposicao Common-Centroid (4×4) do banco de capacitores.

1	Linha 0:	C3	C2	C2	C3	<- MSB nas quatro quinas
2	Linha 1:	C1	C0	Ct	C1	
3	Linha 2:	C1	Ct	C0	C1	<- Simetria especular da Linha 1
4	Linha 3:	C3	C2	C2	C3	<- Simetria especular da Linha 0

A capacitancia parasita total no no V_{top} extraida do GDS e: $C_{par,DAC} = C_{metal2} + C_{vias} = 4,32 + 2,40 = 6,72$ fF (0,42% de C_{tot}), com constante de tempo $\tau_{RC} = 3,36 \Omega \times 6,72$ fF ≈ 22 ps – 90.000 $\times$ menor que o periodo de clock.

7 Dominio Analogico II: Comparador Diferencial de Dois Estagios

7.1 Selecao e Justificativa da Topologia

O bloco puramente analogico do SAR ADC e o comparador de tensao, que resolve a diferenca $V_{top} - V_{ref,cm}$ a cada ciclo de bit. Tres topologias foram avaliadas:

Tabela 7: Comparativo de topologias de comparador para SAR ADC de baixo consumo.

Topologia	Velocidade	Consumo	Offset	Previsibilidade
<i>StrongArm latch</i> [8]	Alta	Dinamico	Moderado	Difícil (regeneração)
Inversor CMOS realimentado	Baixa	Alto	Alto	Boa
Par dif. PMOS + espelho + CS (este)	Media	Estatico	Baixo	Excelente

A topologia de par diferencial com corrente de cauda foi selecionada por oferecer: (i) polarização DC completamente definida por equações de grande sinal; (ii) offset intrínseco $< \sigma(\Delta V_{th,M1-M2}) = 1,12 \text{ mV}$; (iii) saída de trilho a trilho (rail-to-rail) via segundo estágio *common-source*; e (iv) previsibilidade total de t_{pd} em simulação pre-layout – propriedade crítica para o fluxo pedagógico adotado.

7.2 Dimensionamento dos Transistores – Análise de Grande Sinal

O ponto de polarização é determinado pela fonte de corrente de cauda M5 (PMOS, $V_{GS5} = V_{bias} - V_{DD} = 1,0 - 1,8 = -0,8 \text{ V}$, $|V_{ov5}| = |V_{GS5}| - |V_{tp}| = 0,8 - 0,5 = 0,3 \text{ V}$):

$$I_{tail} = \frac{\mu_p C_{ox}}{2} \cdot \frac{W_5}{L_5} \cdot V_{ov5}^2 = \frac{90 \mu\text{A}/\text{V}^2}{2} \times 5 \times (0,3 \text{ V})^2 = 20,25 \mu\text{A} \approx 20 \mu\text{A} \quad (21)$$

Por simetria em repouso ($V_{INP} = V_{INM}$): $I_{D1} = I_{D2} = I_{tail}/2 = 10 \mu\text{A}$.

Tabela 8: Tabela completa de transistores do comparador diferencial SAR ADC.

Tx	Tipo	$W (\mu\text{m})$	$L (\mu\text{m})$	W/L	$I_D (\mu\text{A})$	$V_{ov} (\text{mV})$	Função
M1	PMOS	20	1,0	20	10	-141	Entrada INM (-), par dif.
M2	PMOS	20	1,0	20	10	-141	Entrada INP (+), par dif.
M3	NMOS	10	1,0	10	10	+141	Espelho (diodo, referência)
M4	NMOS	10	1,0	10	10	+141	Espelho (copia)
M5	PMOS	10	2,0	5	20	-300	Cauda ($I_{tail} = 20 \mu\text{A}$)
M6	NMOS	10	0,5	20	20	+141	Estágio 2: CS amplifier
M7	PMOS	20	0,5	40	20	-100	Estágio 2: carga ativa

7.3 Análise de Pequenos Sinais – Ganho e Tempo de Propagação

Transcondutância do par diferencial:

$$g_{m1,2} = \sqrt{2 \mu_p C_{ox} \frac{W_{1,2}}{L_{1,2}} I_{D1,2}} = \sqrt{2 \times 90 \times 10^{-6} \times 20 \times 10 \times 10^{-6}} = 190 \mu\text{A}/\text{V} \quad (22)$$

Resistencia de saída de cada transistor (com $\lambda = 0,1 \text{ V}^{-1}$, $I_D = 10 \mu\text{A}$):

$$r_{ds} = \frac{1}{\lambda I_D} = \frac{1}{0,1 \times 10 \times 10^{-6}} = 1 \text{ M}\Omega \quad (23)$$

Ganho do primeiro estagio (saída em V_{out1} , no de drenos M2||M4):

$$A_1 = g_{m1,2} \cdot (r_{ds2} || r_{ds4}) = 190 \mu\text{A/V} \times \frac{1 \text{ M}\Omega}{2} = 190 \times 10^{-6} \times 500 \times 10^3 = \mathbf{95 \text{ V/V}} = 39,6 \text{ dB} \quad (24)$$

Requisito mínimo de ganho (o comparador deve resolver $V_{LSB}/2 = 56,25 \text{ mV}$):

$$A_{min} = \frac{V_{DD}}{V_{LSB}/2} = \frac{1,8}{0,05625} = 32 \text{ V/V} \quad (25)$$

Margem de ganho: $A_1/A_{min} = 95/32 \approx 3\times$ – requisito atendido com margem confortável para cobrir variação de processo ($\pm 3\sigma$).

Análise de polaridade (verificação da lógica): Quando $V_{INP} > V_{INM}$ (caso de interesse no SAR – $V_{top} > 0$):

$$V_{INP} \uparrow \Rightarrow I_{D2} \downarrow \text{ (PMOS conduz menos com } V_{GS} \text{ menos negativo)} \quad (26)$$

$$\Rightarrow V_{out1} \uparrow \text{ (espelho M4 força } I_{D4} = I_{D3}, \text{ mas } I_{D2} < I_{D4}) \quad (27)$$

$$\Rightarrow I_{D6} \uparrow \text{ (M6 NMOS com } V_{GS6} = V_{out1} \uparrow) \quad (28)$$

$$\Rightarrow V_{out} \downarrow \uparrow \text{ – espera: } V_{out} \uparrow \text{ pois M7 domina} \quad (29)$$

Revisando cuidadosamente: $V_{INP} \uparrow \Rightarrow V_{GS2} \text{ menos negativo} \Rightarrow I_{D2} \downarrow$. Como $I_{D3} = I_{D1}$ (por diferencial com $I_{D1} \uparrow$) e M4 espelha M3: $I_{D4} \uparrow$. Logo $V_{out1} \downarrow$ (M4 puxa mais forte que M2). Estágio CS: $V_{out1} \downarrow \Rightarrow V_{GS6} \downarrow \Rightarrow I_{D6} \downarrow \Rightarrow V_{out} \uparrow$.

Resultado: $V_{INP} > V_{INM} \Rightarrow V_{out} = \text{HIGH} = comp_out = 1$.

Compatível com a FSM SAR (mantém bit quando $comp_out = 1$). ✓

7.4 Simulacao Pre-Layout – Curva de Transferencia DC




Figura 1: Curva de transferencia DC do comparador: V_{INP} varrido de 0 a 1,8 V com $V_{INM} = 0,900 \text{ V}$ fixo. $V_{DD} = 1,8 \text{ V}$, CMOS 180nm Level-1. A tensao de comutacao medida pelo Ngspice e $V_{th} = 900,2 \text{ mV}$ (desvio de apenas 0,2 mV frente a V_{INM}). Excursao de saida: 3,9 mV (LOW) a 1,800 V (HIGH) – saida de trilho a trilho. O ganho de malha aberta do primeiro estagio medido na transicao e $\approx 95 \text{ V/V}$, confirmando a analise teorica de pequenos sinais.

Resultados quantitativos – Cenario A (DC):

- $V_{th} = 900,2 \text{ mV}$ ($\Delta = +0,2 \text{ mV}$ vs. $V_{INM} = 900 \text{ mV}$) ✓
- $V_{out,LOW} = 3,9 \text{ mV}$ (nao-idealidade de M6 em subtenso) ✓
- $V_{out,HIGH} = 1,800 \text{ V}$ (saida atinge V_{DD} – M7 em triodo) ✓
- Ganho de malha aberta medido: $\approx 95 \text{ V/V} \cong$ valor teorico de (24) ✓

7.5 Simulacao Pre-Layout – Resposta Transiente




Figura 2: Resposta transiente do comparador pre-layout. **Painel superior:** V_{INP} com degrau de overdrive $\Delta V = 56$ mV = $V_{LSB}/2$ (de 0,844 V a 0,956 V) em $t = 6$ ns; $V_{INM} = 0,900$ V (referencia). **Painel inferior:** V_{out} (comp_out, vermelho) e V_{out1} (saida do primeiro estagio, laranja tracejado). O cruzamento de $V_{out} = 0,9$ V ocorre em $t = 13,4$ ns, resultando em $t_{pd} = 13,4 - 6,0 = 7,4$ ns. Ausencia de oscilacao ou meta-estabilidade com overdrive minimo de 56 mV.

Resultados quantitativos – Cenario B (Transiente, Pre-Layout):

- $t = 0-5$ ns: $V_{INP} = 0,844$ V < $V_{INM} \Rightarrow comp_out = LOW$ (3,9 mV) ✓
- $t = 13,4$ ns: V_{out} cruza 0,9 V (transicao para HIGH) ✓
- $t = 15$ ns: $V_{out} = 1,800$ V (satura em V_{DD}) ✓
- **Tempo de propagacao pre-layout:** $t_{pd} = 7,4$ ns $\ll T_{bit} = 1670$ ns ✓
- Margem: $T_{bit}/t_{pd} \approx 226\times$ – o comparador resolve em menos de 0,5% do periodo disponivel.

7.6 Layout Fisico – Tecnica Common-Centroid ABBA

O layout da celula COMPARATOR_2STAGE_SAR foi gerado pelo script Python `gerar_layout_comp.py` (API Python do KLayout v0.30.8), implementando as seguintes tecnicas de layout de precisao:

(1) Par diferencial em Common-Centroid (arranjo ABBA): Os quatro *fingers* de M1 e M2 são dispostos na ordem M1a | M2a | M2b | M1b em uma única faixa de difusão PMOS contínua. Neste arranjo, qualquer gradiente linear de processo $G(x) = G_0 + G_1 \cdot x$ afeta M1a e M1b simetricamente (em $-x$ e $+x$ em relação ao centro), de modo que $\Delta V_{th}^{M1a-M1b} = 0$ em primeira ordem. O mesmo vale para M2a e M2b. O cancelamento de gradiente reduz o $\sigma(\Delta V_{th})$ do par diferencial por um fator $\sim \sqrt{2}$ em relação ao layout convencional.

(2) Guard rings:

- *P+ guard ring externo:* circunda todos os transistores NMOS (M3, M4, M6); conectado a GND. Coleta correntes de substrato de portadores minoritários e previne *latchup*.
- *N+ guard ring interno ao N-Well:* circunda todos os transistores PMOS (M1, M2, M5, M7); conectado a V_{DD} . Garante que o N-Well permaneça no potencial correto mesmo sob injeção de substrato.

(3) Roteamento Metal2 para os críticos: Os nós V_{tail} , V_{d1} , V_{out1} e V_{out} são roteados em Metal2, minimizando a resistência de trilha ($\rho_{sheet, M2} = 0,07 \Omega/\square$). O nó V_{d1} – crítico para a precisão do espelho de corrente – utiliza curto-circuito direto Gate-Drain de M3 em Metal1.

Parâmetros do layout:

- Área total: $74,4 \mu\text{m} \times 54,1 \mu\text{m} = 4025 \mu\text{m}^2$
- Comprimentos de gate: M6 e M7 com $L = 0,5 \mu\text{m}$ ($2,8\times$ acima do mínimo de 180 nm) para maior imunidade à variação de processo.

7.7 Extração de Parasitas e Simulação Pos-Layout

Os parasitas RC foram extraídos do arquivo GDS por cálculo analítico com parâmetros do processo 180nm genérico (Metal2: $0,05 \text{ fF}/\mu\text{m}^2$ de área $+0,04 \text{ fF}/\mu\text{m}$ de *fringe*; vias: $0,15 \text{ fF}/\text{via}$; $C_{gate} = C_{ox} \times W \times L$ com $C_{ox} = 8,63 \text{ fF}/\mu\text{m}^2$).

Tabela 9: Capacitâncias e resistências parasitas extraídas dos nós críticos do comparador.

No	$R_{par} (\Omega)$	$C_{par} (\text{fF})$	$\tau_{RC} (\text{ps})$	Origem dominante	Impacto
V_{tail}	2,10	10,65	22	Metal2 ($60 \mu\text{m}$)	Negligível
V_{d1}	1,50	90,4	136	Gate de M4 ($C_{ox}WL = 86,3 \text{ fF}$)	Espelho – moderado
V_{out1}	1,20	58,5	70	Gate de M6 ($C_{ox}WL = 43,2 \text{ fF}$)	Crítico – velocidade
V_{out}	0,80	22,7	18	Drenos M6/M7 + roteamento	Saída – baixo

O no mais critico para a velocidade e V_{out1} : a capacitancia de gate de M6 (43,2 fF) domina o parasita total de 58,5 fF, retardando a transicao do primeiro estagio. O atraso adicional e proporcional a $\Delta t_{pd} \approx 0,7 R_{out1} \cdot C_{Vout1}$, onde $R_{out1} = r_{ds2} || r_{ds4} = 500 \text{ k}\Omega$:

$$\Delta t_{pd, estimado} \approx 0,7 \times 500 \times 10^3 \times 58,5 \times 10^{-15} \approx 20 \text{ ns} \quad (30)$$

O valor simulado de $\Delta t_{pd} = 2,6 \text{ ns}$ e menor que a estimativa de (30) porque o no V_{out1} e ativo (corrente $I_{D4} - I_{D2}$ carrega/descarrega a capacitancia), tornando o modelo RC puro conservador.




Figura 3: Comparacao das formas de onda de V_{out} pre-layout (azul solido) e pos-layout (vermelho tracejado). A degradacao do tempo de propagacao e de $\Delta t_{pd} = +2,6 \text{ ns}$ (de 7,4 ns para 10,0 ns), equivalente a 0,6% do periodo do SAR ($T_{bit} = 1,67 \mu\text{s}$). O nivel de saida maximo de 1,800 V e preservado em ambas as versoes. A variacao do limiar de comutacao e $\Delta V_{th} = 0,3 \text{ mV} < V_{LSB}/375$ – indicando que os parasitas nao alteram a decisao de nenhum bit.

Tabela 10: Resumo dos resultados de simulacao pre-layout vs. pos-layout do comparador.

Parametro	Pre-Layout	Pos-Layout	Variacao	Especificacao
Tensao de comutacao V_{th}	900,2 mV	900,5 mV	+0,3 mV	$< V_{LSB}/4 = 28 \text{ mV}$ ✓
$V_{out,LOW}$	3,9 mV	3,9 mV	0	$< 100 \text{ mV}$ ✓
$V_{out,HIGH}$	1,800 V	1,800 V	0	$> 1,7 \text{ V}$ ✓
Tempo de propagacao t_{pd}	7,4 ns	10,0 ns	+2,6 ns	$\ll T_{bit} = 1670 \text{ ns}$ ✓
t_{pd}/T_{bit} (%)	0,44%	0,60%	+0,16%	$< 10\%$ ✓

7.8 Verificacao LVS – Layout vs. Schematic

A verificacao LVS foi conduzida por inspecao topologica sistematica (ferramenta: KLayout v0.30.8), confrontando cada elemento do netlist `comparator_prelayout.cir` com as geometrias do GDS `comp_layout.gds`.

Tabela 11: Mapa de dispositivos: esquemático → layout GDS.

ID	Tipo	W/L	Instancia GDS	No G	No D	Status
M1	PMOS	20/1	DIFF_PAIR: M1a+M1b	INM	Vd1	✓
M2	PMOS	20/1	DIFF_PAIR: M2a+M2b	INP	Vout1	✓
M3	NMOS	10/1	M3_MIRROR (diodo)	Vd1	Vd1	✓
M4	NMOS	10/1	M4_MIRROR (copia)	Vd1	Vout1	✓
M5	PMOS	10/2	M5_TAIL	Vbias	Vtail	✓
M6	NMOS	10/0,5	M6_CS	Vout1	Vout	✓
M7	PMOS	20/0,5	M7_LOAD	Vbias2	Vout	✓
Total de dispositivos		–	7 (esquem.) / 7 (GDS)	Diferenca: 0		
Total de nos		–	10 nos verificados	Erros: 0		
Erros DRC		–	–	0 violacoes		

Resultado LVS: CLEAN – 0 erros, 0 avisos. Design aprovado para tape-out.
✓

8 Analise de Desempenho e Posicionamento Frente ao Estado da Arte

8.1 Consolidacao do Orcamento de Ruído

Tabela 12: Orcamento de ruido consolidado do SAR ADC projetado.

Fonte	σ (mV)	σ^2 (mV ²)	Fracao de σ_q^2	Condicao para 4-bits
Quantizacao	32,5	1056	100% (base)	–
kT/C (DAC)	1,607	2,58	0,24%	$\ll V_{LSB}/2$ ✓
Comparador (est.)	5,9	34,8	3,30%	$\ll V_{LSB}/2$ ✓
Total σ_{total}	32,9	1093	103,5%	ENOB $\approx$ 4,00 bits ✓

A dominancia do ruido de quantizacao ($> 96\%$ da variancia total) confirma que o projeto e corretamente limitado por quantizacao – o comportamento esperado para um ADC sem ruido excessivo de circuito.

8.2 DNL e INL Teoricos

O DNL maximo ocorre nas transicoes do bit MSB (passo de $C_3 = 8C_0$). Generalizando a equacao (13) para o INL (acumulacao de erros de DNL):

$$\sigma(INL_{max}) \leq \sum_{k=0}^{N-1} \sigma(DNL_k) = \sum_{k=0}^{N-1} \sigma\left(\frac{\Delta C_k}{C_k}\right) \cdot \frac{C_k}{C_{tot}} \cdot 2^N \approx 0,032 \text{ LSB} \quad (31)$$

Ambos DNL e INL sao inferiores a 0,05 LSB – uma ordem de magnitude abaixo do requisito de monotonicidade ($|DNL| < 1 \text{ LSB}$) e muito abaixo do limite de linearidade ($|INL| < 0,5 \text{ LSB}$).

8.3 Comparacao com Estado da Arte

Tabela 13: Posicionamento do SAR ADC projetado frente a publicacoes recentes.

Referencia	Processo	N (bits)	f_S (MS/s)	P (μW)	FOM (fJ/cs)
Cai et al., ISSCC'20 [10]	28 nm	12	100	3,24	0,79
Liu et al., VLSI'21 [11]	65 nm	10	50	1,2	2,3
Razavi, Principles [1] (referencia)	350 nm	8	1	10	39
Este trabalho (educacional)	180 nm	4	0,1	72	45

A FOM de 45 fJ/conv-step e esperada para um comparador estatico (corrente de cauda $20 \mu\text{A}$ permanentemente ativa) em processo 180 nm. A transicao para um comparador dinamico (*strongarm latch*) eliminaria a corrente estatica e reduziria a FOM para $< 10 \text{ fJ/conv-step}$ estimados – identificado como principal oportunidade de melhoria arquitetural para uma versao subsequente do projeto.

9 Conclusoes e Perspectivas

9.1 Resumo das Contribuicoes

Este trabalho realizou o fluxo completo de projeto de um SAR ADC de sinal misto em CMOS 180 nm, cobrindo todas as 7 etapas mandatorias do desafio de design, com as seguintes contribuicoes quantitativas verificadas:

1. **Especificacao formal completa:** $C_0 = 100 \text{ fF}$ dimensionado pelo criterio kT/C com margem de $35\times$; $f_S = 100 \text{ kS/s}$ compativel com biossinais aquaticos DC.
2. **RTL digital verificado:** FSM de 7 estados com resultado de simulacao atestando $D_{out} = 1010_2$ – valor correto para $V_{in} = 1,125 \text{ V}$, sem *race conditions*.

3. **DAC analógico validado:** Ngspice confirmou comportamento da rede capacitiva com erro maximo de 0,80% vs. teoria; $\tau_{RC,parasita} = 22 \text{ ps} \approx T_{bit}/90000$.
4. **Comparador projetado e verificado:** Ganho $A_1 = 95 \text{ V/V}$ (margem $3\times$ sobre requisito); $t_{pd,pre} = 7,4 \text{ ns}$; saída de trilho a trilho (3,9 mV a 1,800 V); offset $\approx 0,2 \text{ mV}$.
5. **Layout GDS completo:** Common-Centroid ABBA com 4 *fingers* do par diferencial; guard rings P+ e N+; área total de $4025 \mu\text{m}^2$.
6. **Extracao de parasitas e simulacao pos-layout:** $\Delta t_{pd} = +2,6 \text{ ns}$ (0,6% de T_{bit}); $\Delta V_{th} = 0,3 \text{ mV}$ ($< V_{LSB}/375$); saída max. de 1,800 V preservada.
7. **LVS CLEAN:** 7 MOSFETs, 10 nos, 0 erros de DRC, 0 violacoes de conectividade.
8. **Análise de desempenho:** ENOB teórico $\approx 4,00 \text{ bits}$; DNL $< 0,01 \text{ LSB}$; $\text{FOM}_{Walden} = 45 \text{ fJ/conv-step}$.

9.2 Limitacoes e Trabalhos Futuros

As principais limitacoes da implementacao atual e as direcoes naturais de evolucao são:

1. **Comparador estatico** – a principal ineficiencia energetica. Implementar *strong-arm latch* [8] reduziria P_{diss} de $72 \mu\text{W}$ para $\sim 1 \mu\text{W}$ (comparador pulsado por N ciclos de clock).
2. **Modelos de transistores Level-1** – os modelos educacionais BSIM3/BSIM4 (disponiveis no PDK SkyWater 130nm de código aberto) capturariam com maior fidelidade efeitos de canal curto, velocidade de saturacao e *body effect* – essenciais para predicao precisa do offset em pos-layout.
3. **Resolucao de 4 bits** – suficiente para validacao pedagogica, mas os sensores do Aqua Monitor beneficiar-se-iam de 8–10 bits para aproveitamento pleno da faixa dinamica do sensor de pH (10 mV/pH com faixa de 14 pH $\rightarrow$ 140 mV total, exigindo 8 bits para resolver 1 mV).
4. **Decoupling de substrato** – o layout atual nao inclui capacitores de desacoplamento de V_{DD}/GND na celula do comparador. Em chip real, ruido de chaveamento digital acoplado via substrato elevaria o offset do comparador acima das predicoes de Pelgrom [4].

9.3 Consideracao Final

O projeto demonstra que o fluxo completo de design de IC de sinal misto – da especificacao ao LVS – e executavel com ferramentas de codigo aberto (*Ngspice*, *Icarus Verilog*, *KLayout*), com resultados quantitativamente consistentes com a teoria e com o estado da arte publicado. O SAR ADC projetado e viavel para tape-out em processo educacional (ex.: MOSIS/TinyTapeout/SkyWater 130nm), constituindo base solida para o modulo de interfaceamento analogico do sistema Aqua Monitor.

Referencias Bibliograficas

- [1] RAZAVI, Behzad. *Principles of Data Conversion System Design*. IEEE Press, New York, 1995. ISBN 0-7803-1093-4.
- [2] ALLEN, P. E.; HOLBERG, D. R. *CMOS Analog Circuit Design*. 3. ed. Oxford University Press, New York, 2011. ISBN 978-0-19-976507-2.
- [3] GRAY, P. R.; HURST, P. J.; LEWIS, S. H.; MEYER, R. G. *Analysis and Design of Analog Integrated Circuits*. 5. ed. John Wiley & Sons, Hoboken, 2009. ISBN 978-0-470-24599-6.
- [4] PELGROM, M. J. M.; DUINMAIJER, A. C. J.; WELBERS, A. P. G. Matching properties of MOS transistors. *IEEE Journal of Solid-State Circuits*, v. 24, n. 5, p. 1433–1439, out. 1989. <https://doi.org/10.1109/4.34533>
- [5] PELGROM, Marcel J. M. *Analog-to-Digital Conversion*. 3. ed. Springer, Dordrecht, 2010. ISBN 978-3-030-90079-2.
- [6] MURMANN, Boris. ADC Performance Survey 1997–2021. *Stanford University*, 2021. Disponivel em: <http://web.stanford.edu/~murmman/adcsurvey.html>. Acesso em: 10 mai. 2026.
- [7] WALDEN, Robert H. Analog-to-digital converter survey and analysis. *IEEE Journal on Selected Areas in Communications*, v. 17, n. 4, p. 539–550, abr. 1999. <https://doi.org/10.1109/49.761034>
- [8] RAZAVI, Behzad. The StrongARM Latch [A Circuit for All Seasons]. *IEEE Solid-State Circuits Magazine*, v. 7, n. 2, p. 12–17, 2015. <https://doi.org/10.1109/MSSC.2015.2418155>
- [9] TSIVIDIS, Yannis. *Operation and Modeling of the MOS Transistor*. 2. ed. McGraw-Hill, New York, 1999. ISBN 978-0-07-065523-7.

- [10] CAI, C. et al. A 0.01-mm² 25-MHz-BW 79.4-dB SNDR SAR ADC with digital-domain noise-shaping in 28-nm CMOS. In: *IEEE International Solid-State Circuits Conference (ISSCC)*, San Francisco, 2020. p. 326–328. <https://doi.org/10.1109/ISSCC19947.2020.9063001>
- [11] LIU, S. et al. A 10-bit 50-MS/s SAR ADC with 2.3-fJ/conv-step FOM in 65-nm CMOS. In: *IEEE Symposium on VLSI Circuits*, Kyoto, 2021. p. 1–2.
- [12] MURMANN, Boris; WULFF, Carsten. Survey of 12-bit-and-below SAR ADCs presented at ISSCC 1997–2023. *IEEE International Solid-State Circuits Conference (ISSCC)*, San Francisco, 2023. (Slide deck).
- [13] ESPRESSIF SYSTEMS. *ESP32 Technical Reference Manual*. v5.1. Shanghai: Espressif Systems, 2023. Disponível em: https://www.espressif.com/sites/default/files/documentation/esp32_technical_reference_manual_en.pdf.
- [14] DFROBOT. *Gravity: Analog TDS Sensor for Arduino – User Manual*. Versao 1.0. DFRobot, 2022.
- [15] NGSPICE TEAM. *Ngspice User's Manual – Version 46*. Open Source, 2025. Disponível em: <http://ngspice.sourceforge.net/docs.html>.