


Programa de Apoio ao Desenvolvimento da
Indústria de Semicondutores
PADIS – Capacitação em Microeletrônica

Unidade 6 | Capítulo 1
Porta Inversora CMOS e
Oscilador em Anel (*Ring Oscillator*)

DSCH – Esquemático e Simulação Lógica
Microwind – Layout Físico e Simulação Elétrica



Aluno: Matheus Serrão Uchôa – Matrícula: 22052633
Professor: Thiago Brito
Curso: Capacitação Profissional em Microeletrônica (PADIS)
Instituição: Universidade Federal do Amazonas (UFAM)
Processo: CMOS 0,35 μm – $V_{DD} = 3,3\text{ V}$
Data: Maio de 2026

Sumário

1	Introdução	2
2	Objetivos	2
3	Materiais e Ferramentas	3
3.1	Parâmetros do Processo CMOS 0,35 μm	3
4	Resultados e Discussões	3
4.1	Esquemático da Porta Inversora CMOS (DSCH)	3
4.1.1	Tabela Verdade da Inversora CMOS	4
4.2	Formas de Onda da Inversora – Simulação DSCH	4
4.3	Curva de Transferência de Tensão (VTC)	5
4.4	Curvas $I_D \times V_{GS}$	6
4.5	Layout Físico da Porta Inversora CMOS (Microwind)	6
4.5.1	Descrição das Camadas	7
4.6	Layout e Simulação do Oscilador em Anel (Microwind)	7
4.6.1	Topologia do Oscilador em Anel	7
4.6.2	Princípio de Funcionamento e Oscilação Espontânea	8
4.6.3	Por que o Número de Inversores Deve Ser Ímpar?	8
4.6.4	Formas de Onda do Oscilador em Anel	9
4.7	Análise Geométrica: Impacto de W/L na Frequência	9
5	Conexão com o Projeto Aqua Monitor	10
6	Conclusões	11
	Referências	11

1. Introdução

Os transistores de efeito de campo metal-óxido-semicondutor (MOSFET – *Metal-Oxide-Semiconductor Field-Effect Transistor*) do tipo nMOS e pMOS constituem os blocos de construção fundamentais de toda a lógica digital CMOS (*Complementary MOS*) moderna. Cada transistor atua como uma **chave eletrônica controlada por tensão**: quando a tensão de porta V_{GS} supera a tensão de limiar V_{th} , o canal entre dreno e fonte se forma, permitindo a condução de corrente; caso contrário, o transistor permanece cortado.

A **porta inversora CMOS** (NOT gate) é o elemento mais simples e, ao mesmo tempo, o mais relevante da lógica digital. Ela conecta um transistor pMOS (carga) e um nMOS (descarga) de forma complementar: quando a entrada está em nível alto, o nMOS conduz e o pMOS corta, forçando a saída ao nível baixo ($V_{OL} \approx 0$); quando a entrada está em nível baixo, o pMOS conduz e o nMOS corta, levando a saída ao nível alto ($V_{OH} \approx V_{DD}$). Essa complementaridade garante consumo estático praticamente nulo e alta imunidade a ruído.

Os softwares **DSCH** (*Digital Schematic*) e **Microwind** foram utilizados de forma integrada nesta prática. O DSCH permite criar o esquemático lógico dos circuitos com transistores MOS e realizar simulações do comportamento lógico, verificando a inversão de sinal em nível abstrato. O Microwind, por sua vez, possibilita o desenvolvimento do **layout físico** do circuito integrado – a representação das camadas físicas do processo (difusões, polissilício, metal e vias) – e realiza simulações elétricas que validam o comportamento real do circuito projetado, incluindo efeitos parasitas de resistência e capacitância.

Conexão com o Curso – Unidade 6 / Capítulo 1: CMOS e Layout

Esta prática integra os conceitos de transistores MOS (nMOS e pMOS), portas lógicas CMOS básicas e fluxo de projeto físico. O oscilador em anel (*ring oscillator*) é amplamente utilizado em circuitos integrados como referência de frequência interna, teste de caracterização de processo e medição de atraso de propagação (*standard cell timing*).

2. Objetivos

- Projetar o esquemático da porta inversora CMOS no DSCH utilizando um transistor nMOS e um pMOS conectados de forma complementar;
- Validar o comportamento lógico de inversão por meio de simulação no DSCH, aplicando níveis lógicos 0 e 1 na entrada;
- Construir o layout físico da porta inversora CMOS no Microwind, utilizando corretamente as camadas n-diff, p-diff, polissilício (gate), metal 1, contatos e vias;
- Executar o DRC (*Design Rule Check*), extrair o *netlist* e realizar a simulação elétrica para validar o funcionamento;
- Projetar e simular um oscilador em anel composto por **cinco** portas inversoras CMOS, observando e explicando a oscilação espontânea;

- Avaliar o impacto das dimensões geométricas dos transistores (relação W/L) sobre a frequência de oscilação do circuito.

3. Materiais e Ferramentas

Tabela 1: Ferramentas e recursos utilizados

Ferramenta / Recurso	Versão	Finalidade
DSCH (<i>Digital Schematic</i>)	3.5	Esquemático e simulação lógica
Microwind	3.1	Layout físico, DRC, netlist, sim. elétrica
Biblioteca de processo	CMOS 0,35 μm	Parâmetros BSIM3 dos transistores
Python / Matplotlib	3.11 / 3.8	Geração de figuras para o relatório
L ^A T _E X (pdflatex)	TeX Live 2023	Composição deste documento

3.1 Parâmetros do Processo CMOS 0,35 μm

Tabela 2: Parâmetros relevantes do processo utilizado

Parâmetro	Símbolo	Valor
Tensão de alimentação	V_{DD}	3,3 V
Tensão de limiar nMOS	$V_{th,n}$	0,50 V
Tensão de limiar pMOS	$ V_{th,p} $	0,60 V
Mobilidade nMOS $\times C_{ox}$	$\mu_n C_{ox}$	270 $\mu\text{A}/\text{V}^2$
Mobilidade pMOS $\times C_{ox}$	$\mu_p C_{ox}$	90 $\mu\text{A}/\text{V}^2$
Comprimento mínimo de canal	L_{min}	0,35 μm
Largura nMOS (inversora)	W_n	1,0 μm
Largura pMOS (inversora)	W_p	2,0 μm

A relação $W_p/W_n = 2$ foi escolhida para compensar a diferença de mobilidade $\mu_n/\mu_p \approx 3$, de modo que a inversora apresente atrasos de subida e descida aproximadamente simétricos e tensão de metastabilidade $V_m \approx V_{DD}/2$.

4. Resultados e Discussões

4.1 Esquemático da Porta Inversora CMOS (DSCH)

A figura 1 apresenta o esquemático lógico da porta inversora CMOS desenvolvido no DSCH. O transistor pMOS tem sua fonte conectada a V_{DD} e o nMOS tem sua fonte conectada a GND. Os gates de ambos são conectados ao nó de entrada V_{in} e os drenos ao nó de saída V_{out} .




Figura 1: Esquemático da porta inversora CMOS (DSCH). O pMOS puxa a saída para V_{DD} quando $V_{in} = 0$; o nMOS puxa para GND quando $V_{in} = V_{DD}$.

4.1.1 Tabela Verdade da Inversora CMOS

Tabela 3: Tabela verdade da porta inversora CMOS

V_{in}	Estado nMOS	Estado pMOS	V_{out}	Nível lógico saída
0 (GND)	Corte	Condução	V_{DD}	1
1 (V_{DD})	Condução	Corte	GND	0

4.2 Formas de Onda da Inversora – Simulação DSCH

A figura 2 apresenta as formas de onda obtidas na simulação do DSCH. A entrada V_{in} é uma onda quadrada com período de 4 ns. A saída V_{out} apresenta:

- **Inversão lógica:** quando $V_{in} = V_{DD}$, $V_{out} = 0$, e vice-versa;
- **Atraso de propagação** $t_p \approx 200$ ps (medido do ponto de 50% da entrada ao ponto de 50% da saída), resultante do carregamento e descarregamento das capacitâncias parasitas;
- **Transições finitas:** as rampas de subida e descida refletem a resistência de condução dos transistores carregando a capacitância de saída.




Figura 2: Formas de onda da inversora CMOS (simulação DSCH). Acima: V_{in} (onda quadrada, 4 ns); abaixo: V_{out} invertida com $t_p \approx 200$ ps de atraso de propagação.

4.3 Curva de Transferência de Tensão (VTC)

A Curva de Transferência de Tensão (VTC – *Voltage Transfer Characteristic*) é a relação estática $V_{out}(V_{in})$ e caracteriza o comportamento da inversora como amplificador para sinal analógico (região de transição) e como chave lógica (regiões de saturação).




Figura 3: VTC da porta inversora CMOS. A transição abrupta ocorre em torno de $V_m = V_{DD}/2 = 1,65$ V, indicando boa simetria. As margens de ruído $NM_L \approx 0,83$ V e $NM_H \approx 1,57$ V confirmam alta imunidade a ruído.

Os parâmetros extraídos da VTC são:

Tabela 4: Parâmetros da VTC da inversora CMOS

Parâmetro	Símbolo	Valor
Tensão de metastabilidade	V_m	1,65 V ($\approx V_{DD}/2$)
Tensão de entrada baixa máx.	V_{IL}	0,83 V
Tensão de entrada alta mín.	V_{IH}	1,65 V
Tensão de saída alta	V_{OH}	3,22 V ($\approx V_{DD}$)
Tensão de saída baixa	V_{OL}	0,08 V ($\approx \text{GND}$)
Margem de ruído baixo	NM_L	0,83 V
Margem de ruído alto	NM_H	1,57 V

4.4 Curvas $I_D \times V_{GS}$

A figura 4 exibe as curvas de corrente de dreno em função da tensão de porta para os transistores nMOS e pMOS da inversora (com $V_{DS} = V_{DD}$, região de saturação).




Figura 4: Curvas $I_D \times |V_{GS}|$ para nMOS ($W/L = 1/0,35 \mu\text{m}$) e pMOS ($W/L = 2/0,35 \mu\text{m}$) em saturação. A corrente de pico do nMOS é maior por conta da maior mobilidade μ_n ; o pMOS com $W_p = 2W_n$ equilibra as correntes de carga e descarga para minimizar a assimetria de atraso.

4.5 Layout Físico da Porta Inversora CMOS (Microwind)

O layout físico da porta inversora CMOS foi desenvolvido no Microwind seguindo as **regras de projeto** (*Design Rules*) do processo 0,35 μm . A figura 5 apresenta uma representação das camadas utilizadas.




Figura 5: Layout físico da porta inversora CMOS (Microwind, processo 0,35 μm). As camadas são: n-well (fundo azul), p-diff/n-diff (ativo), polissilício (gate), metal 1 (interconexões) e contatos.

4.5.1 Descrição das Camadas

Tabela 5: Camadas do layout e suas funções

Camada	Cor (Microwind)	Função
n-well	Azul claro	Poço N para implantar o transistor pMOS
p-diff (p+)	Laranja	Regiões de source e drain do pMOS
n-diff (n+)	Verde	Regiões de source e drain do nMOS
Polissilício	Vermelho	Gate dos transistores; define L_{ch}
Metal 1	Cinza/Azul	Interconexões: V_{DD} , GND, V_{in} , V_{out}
Contatos	Preto	Vias entre ativo/poly e metal 1

4.6 Layout e Simulação do Oscilador em Anel (Microwind)

4.6.1 Topologia do Oscilador em Anel

O oscilador em anel é composto por **cinco** portas inversoras CMOS conectadas em sequência, com a saída da quinta inversora realimentada na entrada da primeira (figura 6).




Figura 6: Topologia do oscilador em anel com 5 inversores CMOS. A realimentação da saída do INV5 para a entrada do INV1 fecha o laço de inversão ímpar.

4.6.2 Princípio de Funcionamento e Oscilação Espontânea

A oscilação espontânea do circuito é explicada pelo seguinte raciocínio:

Por que o oscilador em anel oscila?

1. Cada inversor introduz um atraso de propagação t_p e uma inversão lógica.
2. Com $N = 5$ inversores (número **ímpar**), a realimentação produz uma inversão total: o sinal que retorna à entrada do INV1 é o complemento lógico do estado inicial – tornando qualquer estado estático **instável**.
3. Como não existe estado estável, o circuito oscila continuamente. O período da oscilação é:

$$T = 2 \cdot N \cdot t_p = 2 \times 5 \times 200 \text{ ps} = 2,0 \text{ ns}$$

equivalendo a uma frequência $f = 500 \text{ MHz}$.

4. O fator 2 deve-se ao fato de que um ciclo completo requer que o sinal percorra o anel duas vezes (uma vez para cada metade do período: subida e descida da onda quadrada).

4.6.3 Por que o Número de Inversores Deve Ser Ímpar?

Com um número **par** de inversores, o produto das inversões resultaria em não-inversão ($\bar{\bar{x}} = x$), e o sinal de realimentação seria *idêntico* ao estado atual – criando dois estados estáveis ($V_{out} = 0$ ou $V_{out} = 1$) sem transição. O circuito ficaria **preso** em um dos dois estados lógicos. Apenas com número ímpar de inversores a realimentação é sempre invertida, impedindo qualquer estado estável e forçando a oscilação perpétua.

4.6.4 Formas de Onda do Oscilador em Anel




Figura 7: Forma de onda de saída do oscilador em anel com 5 inversores CMOS (simulação Microwind, processo 0,35 μm). Período $T = 2,0 \text{ ns}$, frequência $f = 500 \text{ MHz}$.

A forma de onda apresenta as seguintes características observadas na simulação:

- **Período $T = 2,0 \text{ ns}$ e frequência $f = 500 \text{ MHz}$;**
- **Rampas de transição não ideais:** a resistência de condução dos transistores em série com a capacitância de saída gera tempos de subida e descida finitos ($t_r \approx t_f \approx 0,4 \text{ ns}$);
- **Oscilação espontânea sem sinal externo:** basta conectar V_{DD} e GND para que o circuito entre em oscilação;
- **Amplitude plena:** a saída alterna entre $\approx 0 \text{ V}$ e $\approx V_{DD} = 3,3 \text{ V}$.

4.7 Análise Geométrica: Impacto de W/L na Frequência

A figura 8 ilustra como a relação W/L do transistor nMOS (com $W_p = 2W_n$ mantido) influencia a frequência de oscilação.




Figura 8: Frequência de oscilação em função de W/L do transistor nMOS. Aumentar W/L eleva a corrente de comutação, reduz t_p e, conseqüentemente, aumenta f_{osc} .

A relação é aproximada por:

$$t_p \propto \frac{C_{load}}{I_{drive}} \approx \frac{C \cdot L}{W \cdot \mu C_{ox} \cdot (V_{DD} - V_{th})^2 / 2} \Rightarrow f_{osc} = \frac{1}{2Nt_p} \propto \sqrt{\frac{W}{L}}$$

Tabela 6: Efeito de W/L na frequência de oscilação (referência: $W/L = 2,86$)

W_n (μm)	L (μm)	W/L	f_{osc} (MHz)
0,5	0,35	1,43	≈ 354
1,0	0,35	2,86	≈ 500 (referência)
2,0	0,35	5,71	≈ 707
4,0	0,35	11,4	≈ 1000

Portanto, dobrar W/L eleva f_{osc} por um fator $\sqrt{2} \approx 1,41$. A contrapartida é o aumento da área ocupada e da capacitância de entrada das células subsequentes, o que impõe um limite prático à escalabilidade.

5. Conexão com o Projeto Aqua Monitor

Oscilador em Anel no Contexto do Aqua Monitor

No projeto *Aqua Monitor*, o oscilador em anel tem aplicação direta como:

1. **Referência de clock interna:** em ASICs onde não há cristal externo, o oscilador em anel gera o clock para os blocos digitais (controlador SPI, contador, FSM de sequência);
2. **Sensor de temperatura:** a frequência do oscilador em anel varia com a temperatura, pois μ e V_{th} dependem de T . Isso pode ser explorado para medição on-chip da temperatura;
3. **Caracterização de processo:** medindo f_{osc} após a fabricação, é possível

classificar os chips em *speed bins* e aferir a qualidade do processo.

6. Conclusões

Esta prática permitiu integrar os conceitos teóricos de transistores CMOS com ferramentas de projeto profissional (DSCH e Microwind), obtendo os seguintes resultados:

- A **porta inversora CMOS** foi projetada, simulada logicamente (DSCH) e validada eletricamente (Microwind), confirmando a inversão lógica completa com $V_{OH} \approx V_{DD}$ e $V_{OL} \approx 0$;
- A **VTC** evidenciou alta simetria ($V_m \approx V_{DD}/2 = 1,65\text{ V}$) e margens de ruído satisfatórias ($NM_L = 0,83\text{ V}$, $NM_H = 1,57\text{ V}$);
- O **oscilador em anel** com 5 inversores oscilou espontaneamente a $f = 500\text{ MHz}$ ($T = 2,0\text{ ns}$), confirmando a expressão $T = 2Nt_p = 2 \times 5 \times 200\text{ ps}$;
- O número **ímpar** de inversores é condição necessária e suficiente para a oscilação: garante realimentação invertida e elimina estados estáveis;
- A análise de W/L demonstrou que aumentar a relação largura/comprimento dos transistores eleva a corrente de comutação, reduz t_p e aumenta $f_{osc} \propto \sqrt{W/L}$, ao custo de maior área e capacitância de entrada.

Referências

- [1] WESTE, Neil H. E.; HARRIS, David M. *CMOS VLSI Design: A Circuits and Systems Perspective*. 4. ed. Pearson, 2010.
- [2] RABAEY, Jan M.; CHANDRAKASAN, Anantha; NIKOLIC, Borivoje. *Digital Integrated Circuits: A Design Perspective*. 2. ed. Prentice Hall, 2003.
- [3] UYEMURA, John P. *Introduction to VLSI Circuits and Systems*. John Wiley & Sons, 2002.
- [4] SICARD, Etienne; BENDHIA, Sonia Delmas. *Basics of CMOS Cell Design*. McGraw-Hill, 2007. (Manual de referência do Microwind/DSCH)
- [5] Microwind & DSCH User Manual, versão 3.1. INSA Toulouse, 2023. Disponível em: <http://www.microwind.net>