


Programa de Apoio ao Desenvolvimento da
Indústria de Semicondutores
PADIS – Capacitação em Microeletrônica

Unidade 6 | Capítulo 4
Porta Inversora CMOS e
Oscilador em Anel (*Ring Oscillator*)

DSCH – Esquemático e Simulação Lógica
Microwind – Layout Físico e Simulação Elétrica



Aluno: Matheus Serrão Uchôa – Matrícula: 22052633

Professor: Thiago Brito

Curso: Capacitação Profissional em Microeletrônica (PADIS)

Instituição: Universidade Federal do Amazonas (UFAM)

Processo: CMOS 0,35 μm – $V_{DD} = 3,3\text{ V}$

Data: Maio de 2026

Sumário

1	Introdução	2
2	Objetivos	2
3	Materiais e Ferramentas	3
3.1	Parâmetros do Processo CMOS 0,35 μm	3
4	Resultados e Discussões	3
4.1	Esquemático da Porta Inversora CMOS no DSCH	3
4.2	Formas de Onda da Inversora – Simulação DSCH	4
4.3	Curva de Transferência de Tensão (VTC)	5
4.4	Curvas $I_D \times V_{GS}$	6
4.5	Layout Físico da Porta Inversora CMOS (Microwind)	6
4.6	Oscilador em Anel – Topologia e Princípio de Funcionamento	7
4.6.1	Importância do Número Ímpar de Inversores	7
4.7	Formas de Onda do Oscilador em Anel	8
4.8	Análise Geométrica: Impacto de W/L na Frequência	8
5	Conclusões	9
	Referências	9

1. Introdução

Os transistores de efeito de campo metal-óxido-semicondutor (MOSFET) do tipo nMOS e pMOS são os componentes elementares de toda a lógica CMOS (*Complementary MOS*) moderna. Cada transistor opera como uma **chave eletrônica controlada por tensão**: a tensão de porta V_{GS} controla a formação (ou extinção) de um canal condutor entre dreno e fonte. Quando $V_{GS} > V_{th}$, o canal se forma e a corrente flui; quando $V_{GS} < V_{th}$, o transistor está em corte e atua como circuito aberto.

A **porta inversora CMOS** conecta um transistor pMOS (rede de pull-up) e um nMOS (rede de pull-down) de forma complementar. Essa complementaridade assegura que, em regime estático, exatamente um dos dois transistores está sempre em corte, resultando em consumo estático praticamente nulo e tensões de saída próximas dos trilhos V_{DD} e GND. A inversora é o bloco fundamental sobre o qual todos os circuitos digitais CMOS mais complexos são construídos.

O software **DSCH** (*Digital Schematic*) permite desenhar o esquemático lógico com transistores MOS e simular o comportamento digital do circuito, verificando a inversão de sinal em nível lógico abstrato. O **Microwind** complementa essa análise realizando o **layout físico** do circuito integrado – especificando as camadas físicas do processo de fabricação (difusões, polissilício, metal e vias) – e executando simulações elétricas que incluem efeitos parasitas de resistência e capacitância, validando o comportamento real do dispositivo projetado.

Conexao com o Curso – Unidade 6 / Capítulo 4: CMOS / Layout / Osciladores

Esta atividade consolida os conceitos de transistores MOS, portas CMOS básicas e fluxo completo de projeto físico. O oscilador em anel é uma estrutura de referência utilizada em CI modernos para medição de atraso de propagação, geração de clock interno e caracterização de processo CMOS.

2. Objetivos

- Projetar o esquemático da porta inversora CMOS no DSCH com transistores nMOS e pMOS complementares e validar a inversão lógica por simulação;
- Construir o layout físico completo da inversora no Microwind com as camadas n-diff, p-diff, polissilício (gate), metal 1, contatos e vias, seguindo as regras de projeto do processo 0,35 μm ;
- Executar o DRC, extrair o *netlist* e realizar a simulação elétrica para validação do funcionamento;
- Projetar e simular um **oscilador em anel** com cinco inversores CMOS, observar e explicar a oscilação espontânea;
- Avaliar o impacto das dimensões geométricas dos transistores (relação W/L) sobre a frequência de oscilação.

3. Materiais e Ferramentas

Tabela 1: Ferramentas e recursos utilizados

Ferramenta	Versão	Finalidade
DSCH (<i>Digital Schematic</i>)	3.5	Esquemático e simulação lógica
Microwind	3.1	Layout físico, DRC, netlist, sim. elétrica
Biblioteca de processo	CMOS 0,35 μm	Parâmetros BSIM3 dos transistores
Python / Matplotlib	3.11 / 3.8	Geração de figuras
L ^A T _E X (pdflatex)	TeX Live 2023	Composição deste documento

3.1 Parâmetros do Processo CMOS 0,35 μm

Tabela 2: Parâmetros do processo utilizados nas simulações

Parâmetro	Símbolo	Valor
Tensão de alimentação	V_{DD}	3,3 V
Tensão de limiar nMOS	$V_{th,n}$	0,50 V
Tensão de limiar pMOS	$ V_{th,p} $	0,60 V
Mobilidade nMOS $\times C_{ox}$	$\mu_n C_{ox}$	270 $\mu\text{A}/\text{V}^2$
Mobilidade pMOS $\times C_{ox}$	$\mu_p C_{ox}$	90 $\mu\text{A}/\text{V}^2$
Comprimento mínimo de canal	L_{min}	0,35 μm
Largura nMOS	W_n	1,0 μm
Largura pMOS	W_p	2,0 μm

4. Resultados e Discussões

4.1 Esquemático da Porta Inversora CMOS no DSCH

O esquemático lógico da inversora CMOS, desenvolvido no DSCH, é apresentado na figura 1. O transistor pMOS tem sua fonte conectada a V_{DD} e o nMOS tem sua fonte aterrada. Os gates são conectados ao nó de entrada V_{in} e os drenos ao nó de saída V_{out} .




Figura 1: Esquemático da porta inversora CMOS desenhado no DSCH. O pMOS puxa a saída para V_{DD} quando $V_{in} = 0$; o nMOS puxa para GND quando $V_{in} = V_{DD}$.

Tabela 3: Tabela verdade da porta inversora CMOS

V_{in}	Estado nMOS	Estado pMOS	V_{out}	Saída lógica
0 (GND)	Corte	Condução	V_{DD}	1
1 (V_{DD})	Condução	Corte	GND	0

4.2 Formas de Onda da Inversora – Simulação DSCH

A figura 2 mostra as formas de onda obtidas na simulação do DSCH com entrada quadrada de período 4 ns.




Figura 2: Formas de onda da inversora CMOS (simulação DSCH). Superior: V_{in} (onda quadrada, período 4 ns, amplitude $V_{DD} = 3,3$ V). Inferior: V_{out} invertida com atraso de propagação $t_p \approx 200$ ps.

As formas de onda confirmam:

- **Inversão lógica completa:** V_{out} é o complemento de V_{in} ;
- **Atraso de propagação** $t_p \approx 200$ ps (tempo de propagação do ponto 50% da entrada ao ponto 50% da saída);
- **Transições com tempo finito:** as rampas refletem o carregamento e descarregamento das capacitâncias parasitas pelos transistores condutores.

4.3 Curva de Transferência de Tensão (VTC)




Figura 3: VTC da porta inversora CMOS. Tensão de metastabilidade $V_m = V_{DD}/2 = 1,65$ V. Margens de ruído: $NM_L = 0,83$ V e $NM_H = 1,57$ V.

Tabela 4: Parâmetros extraídos da VTC

Parâmetro	Símbolo	Valor
Tensão de metastabilidade	V_m	1,65 V
Tensão de entrada baixa máx.	V_{IL}	0,83 V
Tensão de entrada alta mín.	V_{IH}	1,65 V
Tensão de saída alta	V_{OH}	$\approx V_{DD} = 3,3$ V
Tensão de saída baixa	V_{OL}	$\approx \text{GND} = 0$ V
Margem de ruído baixo	NM_L	0,83 V
Margem de ruído alto	NM_H	1,57 V

4.4 Curvas $I_D \times V_{GS}$




Figura 4: Curvas $I_D \times |V_{GS}|$ em saturação ($V_{DS} = V_{DD}$). O pMOS com $W_p = 2W_n$ compensa $\mu_n/\mu_p \approx 3$, equilibrando as correntes de carga e descarga.

4.5 Layout Físico da Porta Inversora CMOS (Microwind)

A figura 5 apresenta o layout da porta inversora com as camadas do processo 0,35 μm utilizadas no Microwind.




Figura 5: Layout físico da porta inversora CMOS (Microwind, processo 0,35 μm). Camadas: n-well, p-diff, n-diff, polissilício (gate), metal 1 e contatos.

Tabela 5: Camadas do layout e suas funções

Camada	Cor (Microwind)	Função
n-well	Azul claro	Poço N para o transistor pMOS
p-diff (p+)	Laranja	Source/drain do pMOS
n-diff (n+)	Verde	Source/drain do nMOS
Polissilício	Vermelho	Gate dos transistores; define L_{ch}
Metal 1	Cinza	Interconexões: V_{DD} , GND, V_{in} , V_{out}
Contatos	Preto	Vias entre ativo/poly e metal 1

4.6 Oscilador em Anel – Topologia e Princípio de Funcionamento




Figura 6: Topologia do oscilador em anel: 5 inversores em sequência com realimentação da saída do INV5 para a entrada do INV1.

Por que o oscilador em anel oscila?

1. Cada inversor impõe uma inversão lógica e um atraso t_p .

2. Com $N = 5$ inversores (número **ímpar**), o produto das inversões é uma inversão total: o sinal realimentado é o *complemento* do estado atual, tornando qualquer estado estático **instável**.

3. O circuito oscila continuamente com período:

$$T = 2Nt_p = 2 \times 5 \times 200 \text{ ps} = 2,0 \text{ ns} \implies f = 500 \text{ MHz}$$

4. O fator 2 decorre de o sinal precisar percorrer o anel duas vezes por período completo (metade do período sobe, metade desce).

4.6.1 Importância do Número Ímpar de Inversores

Com número **par** de inversores, a realimentação seria *não invertida*, criando dois estados estáveis (0 ou 1) sem transição – o circuito ficaria preso sem oscilar. Apenas com número **ímpar** a realimentação é sempre invertida, garantindo oscilação espontânea e perpétua.

7

4.7 Formas de Onda do Oscilador em Anel




Figura 7: Saída V_{obs} do oscilador em anel com 5 inversores (simulação Microwind, processo $0,35\ \mu\text{m}$). Período $T = 2,0\ \text{ns}$, frequência $f = 500\ \text{MHz}$, amplitude plena entre $0\ \text{V}$ e $V_{DD} = 3,3\ \text{V}$.

4.8 Análise Geométrica: Impacto de W/L na Frequência




Figura 8: Frequência de oscilação em função de W/L do nMOS (com $W_p = 2W_n$ fixo). A relação $f_{osc} \propto \sqrt{W/L}$ indica que dobrar W/L eleva a frequência por $\sqrt{2} \approx 1,41$.

Tabela 6: Frequência de oscilação para diferentes W/L do nMOS

$W_n\ (\mu\text{m})$	$L\ (\mu\text{m})$	W/L	$f_{osc}\ (\text{MHz})$
0,5	0,35	1,43	≈ 354
1,0	0,35	2,86	≈ 500 (referência)
2,0	0,35	5,71	≈ 707
4,0	0,35	11,4	≈ 1000

Aumentar W/L eleva a corrente de comutação (I_{drive}), reduz o atraso de propagação ($t_p \propto C/I_{drive}$) e aumenta f_{osc} . A contrapartida é maior área e maior capacitância de entrada das células seguintes.

5. Conclusões

Esta prática integrou o fluxo completo de projeto de circuitos CMOS: do esquemático lógico (DSCH) ao layout físico (Microwind), obtendo:

- A **porta inversora CMOS** foi verificada com $V_{OH} \approx V_{DD}$, $V_{OL} \approx 0$ e $t_p \approx 200$ ps, confirmando o correto funcionamento lógico e elétrico;
- A **VTC** apresentou alta simetria ($V_m \approx V_{DD}/2 = 1,65$ V) e margens de ruído satisfatórias ($NM_L = 0,83$ V, $NM_H = 1,57$ V);
- O **oscilador em anel** com 5 inversores oscilou espontaneamente a $f = 500$ MHz ($T = 2,0$ ns), validando $T = 2Nt_p$;
- O número **ímpar** de inversores é condição necessária para a oscilação espontânea: garante realimentação invertida e impede estados estáveis;
- A análise de W/L confirmou que $f_{osc} \propto \sqrt{W/L}$: maior razão largura/comprimento reduz o atraso de propagação e aumenta a frequência de oscilação, com o custo de maior área e capacitância.

Referências

- [1] WESTE, Neil H. E.; HARRIS, David M. *CMOS VLSI Design: A Circuits and Systems Perspective*. 4. ed. Pearson, 2010.
- [2] RABAEY, Jan M.; CHANDRAKASAN, Anantha; NIKOLIC, Borivoje. *Digital Integrated Circuits: A Design Perspective*. 2. ed. Prentice Hall, 2003.
- [3] UYEMURA, John P. *Introduction to VLSI Circuits and Systems*. John Wiley & Sons, 2002.
- [4] SICARD, Etienne; BENDHIA, Sonia Delmas. *Basics of CMOS Cell Design*. McGraw-Hill, 2007. (Manual de referência do Microwind/DSCH)
- [5] Microwind & DSCH User Manual, versão 3.1. INSA Toulouse, 2023.