

Universidade Federal do Amazonas – UFAM
Faculdade de Tecnologia – FT
Curso de Engenharia da Computacao

Matheus Serrao Uchoa

RELATORIO TECNICO
PADIS – Unidade 7 | Capitulo 5

Comparador de Tensao para SAR ADC de 4 Bits

Projeto AquaMonitor
Tecnologia CMOS TSMC 0,18 μm

Professor: Thiago Brito

Disciplina: Design de Circuitos Integrados (CI Amazonia)

Manaus – AM Maio de 2026

Sumário

1	Descricao do Circuito	3
1.1	Problema e Contexto	3
1.2	Tecnologia: CMOS TSMC 0,18 μm	3
1.3	Especificacoes do Comparador	4
2	Diagrama Esquematico	4
2.1	Topologia do Circuito	4
2.2	Dimensionamento dos Transistores	5
2.3	Calculo do Ganho	6
2.4	Analise de Polaridade	6
3	Simulacao Funcional Pre-Layout	7
3.1	Cenario A – Curva de Transferencia DC	7
3.2	Cenario B – Resposta Transiente	8
4	Layout do Circuito	8
4.1	Estrategia de Layout	8
4.2	Tecnicas Empregadas	9
4.3	Dimensoes e Integracao com o SAR ADC Completo	9
5	Extracao de Parasitas	10
6	Simulacao Pos-Layout	10
7	LVS e DRC	11
7.1	Verificacao LVS	11
7.2	Verificacao DRC	12
8	Analise Critica	13
8.1	Impacto dos Parasitas no Desempenho	13
8.2	Eficacia do Common-Centroid	13
8.3	Margem de Desempenho	14
9	Integração no Sistema SAR ADC — Projeto AquaMonitor	14
9.1	O Sistema AquaMonitor	14
9.2	Arquitetura SAR ADC de 4 Bits	14
9.3	Banco Capacitivo DAC	15
9.4	Posicionamento do Comparador no Die	16
10	Conclusoes	16

Resumo

Este relatorio descreve o projeto completo de um **comparador de tensao diferencial de dois estagios** implementado em tecnologia **CMOS TSMC 0,18 μm** ($V_{DD} = 1,8\text{ V}$), concebido como bloco analogico central de um conversor SAR ADC de 4 bits para o sistema AquaMonitor de monitoramento de qualidade da agua. O trabalho cobre as sete etapas do fluxo de projeto de circuitos integrados: (1) descricao do circuito e especificacoes; (2) esquematico transistor-level; (3) simulacao funcional pre-layout; (4) layout fisico Common-Centroid; (5) extracao de parasitas RC; (6) simulacao pos-layout; e (7) verificacao LVS e DRC. Os resultados confirmam ganho de 95 V/V ($39,6\text{ dB}$), tempo de propagacao pre-layout de $7,4\text{ ns}$, e impacto dos parasitas de $+2,6\text{ ns}$ no tempo de propagacao pos-layout. A verificacao LVS foi concluida *CLEAN* com 0 erros e 0 violacoes DRC.

Palavras-chave: Comparador Diferencial, CMOS 0,18 μm , TSMC, SAR ADC, Common-Centroid, LVS, DRC, Ngspice.

1 Descricao do Circuito

1.1 Problema e Contexto

O sistema AquaMonitor monitora continuamente a qualidade da agua em viveiros de piscicultura por meio de sensores eletroquimicos e opticos de pH, TDS e turbidez. Esses sensores produzem tensoes analogicas na faixa de 0 a 1,8 V. Para que o microcontrolador processe esses sinais, e necessaria a conversao analogico-digital (A/D). O tipo de sinal de interesse e **tensao DC de baixa frequencia**, proveniente das celulas eletroquimicas, com banda tipica de 0,1 a 10 Hz e amplitude variavel conforme o parametro monitorado.

O bloco projetado neste trabalho e o **comparador de tensao**, que e o elemento analogico critico de um SAR ADC de 4 bits. Em uma conversao SAR, o comparador avalia se a tensao do DAC de redistribuicao de carga e maior ou menor que a entrada analogica em cada etapa de comparacao, fornecendo um bit de decisao para a logica de controle SAR — a qual nao e objeto de projeto neste trabalho de microeletronica.

1.2 Tecnologia: CMOS TSMC 0,18 μm

A tecnologia **CMOS TSMC 0,18 μm** foi escolhida por ser o processo padrao industrial para projetos de sinal misto em aplicacoes de IoT e instrumentacao de baixa potencia. As razoes tecnicas que justificam essa escolha sao:

- **Tensao de alimentacao compativel:** $V_{DD} = 1,8 \text{ V}$ alinhado com microcontroladores IoT modernos.
- **Modelos de transistores bem caracterizados:** PDK comercial com modelos BSIM3v3 validados para simulacao analogica de precisao.
- **Comprimento minimo** $L_{min} = 0,18 \mu\text{m}$: permite transistores analogicos com $L = 0,5\text{--}1,0 \mu\text{m}$ ($2,8$ a $5,6 \times$ o minimo) para melhor casamento e reducao de ruido $1/f$.
- **Capacitores MIM disponiveis:** essenciais para o banco capacitivo do DAC SAR (5 capacitores MIM totalizando $C_{tot} = 1600 \text{ fF}$).
- **5 camadas de metal:** roteamento flexivel para Common-Centroid e guard rings.

Os parametros eletricos do processo utilizados na simulacao (modelos Level 1 educacionais calibrados para $0,18 \mu\text{m}$) estao resumidos na Tabela 1.

Tabela 1: Parametros do processo CMOS 0,18 μm utilizados na simulacao

Parametro	NMOS	PMOS
Tensao de threshold (V_{T0})	+0,50 V	−0,50 V
Fator de transcondutancia (K_P)	270 $\mu\text{A}/\text{V}^2$	90 $\mu\text{A}/\text{V}^2$
Fator de modulacao de canal (λ)	0,1 V^{-1}	0,1 V^{-1}
Espessura de oxido (T_{OX})	4 nm	4 nm
γ (body effect)	0,4	0,4
Tensao de alimentacao (V_{DD})	1,8 V	

1.3 Especificacoes do Comparador

A Tabela 2 apresenta as especificacoes minimas do comparador como front-end do SAR ADC de 4 bits para os sensores do AquaMonitor.

Tabela 2: Especificacoes eletricas do comparador

Parametro	Valor alvo	Justificativa
Tensao de alimentacao V_{DD}	1,8 V	Tecnologia TSMC 0,18 μm
Entrada de referencia V_{INM}	$V_{REF}/2 = 0,9 \text{ V}$	Ponto medio de tensao plena
Ganho minimo A_{min}	32 V/V	$V_{DD}/(V_{LSB}/2) = 1,8/(56 \text{ mV})$
Tempo de propagacao t_{pd}	< 100 ns	< 6% do periodo SAR (1,67 μs)
Corrente de alimentacao	< 50 μA	Baixo consumo para IoT
Overdrive minimo	56 mV	$V_{LSB}/2$ para ADC de 4 bits

2 Diagrama Esquemático

2.1 Topologia do Circuito

A arquitetura selecionada e o **par diferencial PMOS com espelho de corrente NMOS como carga ativa (Estagio 1) e amplificador common-source NMOS com carga ativa PMOS (Estagio 2)**. Essa topologia e padrao industrial para comparadores de SAR ADC de baixo consumo, pois combina alta rejeicao de ruído de modo comum com saída de trilho a trilho (*rail-to-rail*).

A Figura 1 apresenta o esquemático transistor-level completo.




Figura 1: Esquemático transistor-level do comparador diferencial de 2 estágios. Estágio 1: par diferencial PMOS (M1, M2) com fonte de corrente de cauda M5 e espelho de corrente NMOS (M3, M4). Estágio 2: amplificador common-source NMOS (M6) com carga ativa PMOS (M7). Tecnologia CMOS TSMC 0,18 μm , $V_{DD} = 1,8\text{ V}$.

2.2 Dimensionamento dos Transistores

O dimensionamento dos transistores foi realizado com base nos requisitos de ganho, corrente de cauda e velocidade. A Tabela 3 resume os parametros finais.

Tabela 3: Dimensoes dos transistores do comparador

Transistor	Tipo	W (μm)	L (μm)	W/L	Funcao
M1	PMOS	20	1,0	20	Par diferencial – entrada INM (–)
M2	PMOS	20	1,0	20	Par diferencial – entrada INP (+)
M3	NMOS	10	1,0	10	Espelho de corrente (diodo-conectado)
M4	NMOS	10	1,0	10	Espelho de corrente (copia)
M5	PMOS	10	2,0	5	Fonte de corrente de cauda ($I_{tail} = 20 \mu\text{A}$)
M6	NMOS	10	0,5	20	Amplificador CS – segundo estagio
M7	PMOS	20	0,5	40	Carga ativa – segundo estagio

2.3 Calculo do Ganho

O ganho do primeiro estagio e determinado pela transcondutancia do par diferencial multiplicada pela impedancia de saida resultante do espelho de corrente:

$$A_1 = g_m \cdot (r_{ds2} \parallel r_{ds4}) \quad (1)$$

Com $I_{tail} = 20 \mu\text{A}$ e os transistores operando em saturacao:

$$g_m = \sqrt{2 K_P \frac{W}{L} I_D} = \sqrt{2 \times 90 \times 10^{-6} \times 20 \times 10 \mu\text{A}} = 190 \mu\text{A/V} \quad (2)$$

$$r_{ds} = \frac{1}{\lambda I_D} = \frac{1}{0,1 \times 10 \mu\text{A}} = 1 \text{ M}\Omega \quad \Rightarrow \quad r_{ds2} \parallel r_{ds4} = 500 \text{ k}\Omega \quad (3)$$

$$\boxed{A_1 = 190 \mu\text{A/V} \times 500 \text{ k}\Omega = 95 \text{ V/V} \approx 39,6 \text{ dB}} \quad (4)$$

O requisito minimo era $A_{min} = 32 \text{ V/V}$. O projeto atende com margem de $3\times$ sobre o minimo exigido.

2.4 Analise de Polaridade

Quando $V_{INP} > V_{INM}$ (bit SAR deve ser conservado, comp_out = 1):

1. M2 conduz menos corrente $\Rightarrow V_{out1}$ cai.
2. M4 (espelho) espelha menor corrente $\Rightarrow V_{out1}$ cai ainda mais.
3. M6 fica menos ativo $\Rightarrow V_{out}$ sobe para V_{DD} .
4. Resultado: **comp_out = HIGH quando $V_{INP} > V_{INM}$** ✓

3 Simulacao Funcional Pre-Layout

A simulacao pre-layout (Golden Model) foi realizada no Ngspice v46 com o netlist `comparator_prelayout.cir`, utilizando modelos MOSFET Level 1 calibrados para CMOS 0,18 μm . Dois cenarios foram verificados.

3.1 Cenario A – Curva de Transferencia DC

A tensao de entrada INP foi varrida de 0 a 1,8 V, com INM fixo em 0,9 V (referencia $V_{REF}/2$). A Figura 2 apresenta a curva de transferencia resultante.




Figura 2: Curva de transferencia DC do comparador. INP varrido de 0 a 1,8 V com INM = 0,9 V ($V_{REF}/2$). A transicao abrupta em 900,5 mV confirma o comportamento de comparador ideal.

Os resultados quantitativos estao na Tabela 4.

Tabela 4: Resultados da simulacao pre-layout

Parametro	Resultado	Meta
Tensao de comutacao (V_{th})	900,5 mV	$V_{INM} = 900 \text{ mV}$
Desvio de threshold (ΔV_{th})	0,5 mV	$< V_{LSB}/100 = 1,1 \text{ mV}$
Saida em LOW	3,9 mV	$\approx 0 \text{ V}$
Saida em HIGH	1,800 V	$V_{DD} = 1,8 \text{ V}$
Ganho de malha aberta	$\approx 95 \text{ V/V}$	$> 32 \text{ V/V}$
Tempo de propagacao (t_{pd})	7,4 ns	$< 100 \text{ ns}$

Destaque: saída rail-to-rail

A saída oscila entre 3,9 mV (proximo de GND) e 1,800 V (identico a V_{DD}), confirmando operacao de trilho a trilho. Esse comportamento e critico para compatibilidade direta com a logica digital do SAR.

3.2 Cenario B – Resposta Transiente

Um degrau de overdrive minimo de 56 mV (equivalente a $V_{LSB}/2$ para 4 bits, $V_{LSB} = 1,8/16 = 112,5$ mV) foi aplicado: INP passou de 0,844 V para 0,956 V em $t = 6$ ns, com INM fixo em 0,9 V. A Figura 3 apresenta a forma de onda resultante.




Figura 3: Resposta transiente pre-layout ao degrau minimo de overdrive ($\Delta V = 56$ mV = $V_{LSB}/2$). O tempo de propagacao medido e $t_{pd} = 7,4$ ns, com saída atingindo V_{DD} sem oscilacao.

A transicao e rapida e sem metaestabilidade mesmo para o menor overdrive possivel do ADC, confirmando robustez operacional em todas as condicoes de conversao.

4 Layout do Circuito

4.1 Estrategia de Layout

O layout foi realizado no KLayout v0.30.8 com as camadas do PDK CMOS 0,18 μ m. A Figura 4 apresenta o layout fisico do comparador.




Figura 4: Layout fisico do comparador (COMPARATOR_2STAGE_SAR). As regioes coloridas correspondem as camadas do PDK CMOS $0,18 \mu\text{m}$: polysilicio (gate), difusao ativa, Metal1, Metal2, contatos e vias. Area total: $76 \mu\text{m} \times 50 \mu\text{m} = 3800 \mu\text{m}^2$.

4.2 Tecnicas Empregadas

1. **Par diferencial em Common-Centroid (arranjo ABBA):** Os fingers de M1 e M2 foram intercalados na ordem M1a | M2a | M2b | M1b. Essa disposicao cancela gradientes lineares de processo (variacao de V_{th} , mobilidade) em primeiro grau, reduzindo o offset sistematico para $< 2 \text{ mV}$ estimado.
2. **Guard rings P⁺/N⁺:** Anel P⁺ externo ao redor dos transistores NMOS; anel N⁺ interno ao N-Well para os PMOS. Elimina correntes de substrato e previne latch-up.
3. **Roteamento critico em Metal2:** Os nos de alta sensibilidade V_{tail} , V_{d1} , V_{out1} e V_{out} foram roteados em Metal2 para minimizar resistencia de trilha e crosstalk capacitivo com Metal1.
4. **Comprimento de gate conservador:** M6 e M7 utilizam $L = 0,5 \mu\text{m}$ ($2,8 \times L_{min}$) para maior robustez contra variacao de processo no segundo estagio.

4.3 Dimensoes e Integracao com o SAR ADC Completo

A area total do comparador e $76 \mu\text{m} \times 50 \mu\text{m} = 3800 \mu\text{m}^2$.

No projeto completo do SAR ADC de 4 bits, o comparador e apenas um dos blocos do front-end analogico. O banco de capacitores para redistribuicao de carga – composto por 5

capacitores MIM com pesos binarios ($C_3 = 800$ fF, $C_2 = 400$ fF, $C_1 = 200$ fF, $C_0 = 100$ fF, $C_{term} = 100$ fF, $C_{tot} = 1600$ fF) – seria posicionado adjacente ao no de entrada INP do comparador. As chaves de amostragem do DAC seriam transistores NMOS minimos ($L = 0,18 \mu\text{m}$) conectando cada capacitor a V_{IN} , V_{REF} ou GND. Essa integracao forma o front-end analogico completo do conversor; o presente trabalho foca no projeto, verificacao e simulacao do comparador como o elemento de maior complexidade analogica.

5 Extracao de Parasitas

A extracao de parasitas RC foi realizada a partir do layout `comp_layout.gds`, utilizando as regras do PDK CMOS $0,18 \mu\text{m}$ (capacitancia de area e fringe do Metal2: $0,05 \text{ fF}/\mu\text{m}^2$; resistencia de folha Metal2: $0,07 \Omega/\square$; capacitancia de gate MOS: $C_{ox} \approx 8,63 \text{ fF}/\mu\text{m}^2$).

A Tabela 5 resume as capacitancias parasitas extraidas por no.

Tabela 5: Capacitancias parasitas extraidas do layout

No	Cap. total (fF)	Componente dominante	Resistencia (Ω)
Vtail	10,65 fF	Metal2 ($60 \mu\text{m}$ de trilha)	2,10
Vd1	90,4 fF	Gate de M4 ($C_{gate} = 86,3 \text{ fF}$)	1,50
Vout1	58,5 fF	Gate de M6 ($C_{gate} = 43,2 \text{ fF}$)	1,20
Vout	22,7 fF	Drenos de M6/M7 + roteamento	0,80

O no **Vd1** apresenta a maior capacitancia parasita ($90,4 \text{ fF}$), sendo dominado pelo gate de M4 ($86,3 \text{ fF} = C_{ox} \times W \times L = 8,63 \times 10 \times 1 \text{ fF}$). Essa capacitancia atrasa a resposta do espelho de corrente e e a principal responsavel pelo incremento do tempo de propagacao pos-layout. Como referencia, a razao $C_{vd1}/C_{tot,DAC} = 90,4/1600 = 5,65\%$, dentro dos limites aceitaveis para o regime de operacao do SAR.

6 Simulacao Pos-Layout

O netlist pos-layout (`comparator_poslayout.cir`) insere os elementos RC parasitas extraidos nos nos criticos do circuito, mantendo a topologia de transistores identica ao Golden Model. A Figura 5 apresenta a comparacao direta entre as formas de onda pre e pos-layout.




Figura 5: Comparação das simulações pre-layout (linha sólida) e pos-layout (linha tracejada). O impacto dos parasitas é visivelmente restrito ao atraso na transição da saída, sem degradação da excursão de saída nem mudança de polaridade de decisão.

Resultados Quantitativos: Pre-Layout vs. Pos-Layout

Parametro	Pre-Layout	Pos-Layout	Variacao
Tempo de propagacao t_{pd}	7,4 ns	10,0 ns	+2,6 ns (+35%)
Threshold V_{th}	900,5 mV	900,8 mV	$\Delta V = 0,3 \text{ mV}$
Saida em HIGH	1,800 V	1,800 V	0 mV
Saida em LOW	3,9 mV	3,9 mV	0 mV

Apesar do aumento de +2,6 ns no tempo de propagação (causado principalmente pela capacitância de 90,4 fF no V_{d1}), o t_{pd} pos-layout de 10,0 ns ainda é 10× inferior ao limite de 100 ns especificado, confirmando que o circuito funciona corretamente após incluir os efeitos do layout físico. A variação de threshold de apenas $\Delta V_{th} = 0,3 \text{ mV}$ ($< V_{LSB}/300$) demonstra que a precisão de comparação não é degradada pelos parasitas.

7 LVS e DRC

7.1 Verificação LVS

A verificação LVS (*Layout vs. Schematic*) foi realizada no KLayout v0.30.8, comparando o netlist do layout (`comp_layout.gds`) contra o esquemático de referência (`comparator_prelay`).

Resultado LVS: CLEAN	
Item verificado	Resultado
MOSFETs no esquemático	7
MOSFETs no layout	7
Dispositivos sem correspondência	0
Nos de sinal no esquemático	10
Nos verificados no layout	10
Nos sem correspondência	0
Erros de conectividade	0
Avisos (warnings)	0
Status LVS	CLEAN ✓

A Tabela 6 detalha o mapeamento de cada transistor entre esquemático e layout.

Tabela 6: Mapa de dispositivos: esquemático → layout

ID	Tipo	W/L	Instancia no GDS	Status
M1	PMOS	20/1	DIFF_PAIR (fingers M1a+M1b)	✓OK
M2	PMOS	20/1	DIFF_PAIR (fingers M2a+M2b)	✓OK
M3	NMOS	10/1	M3_MIRROR (diodo)	✓OK
M4	NMOS	10/1	M4_MIRROR (copia)	✓OK
M5	PMOS	10/2	M5_TAIL	✓OK
M6	NMOS	10/0,5	M6_CS	✓OK
M7	PMOS	20/0,5	M7_LOAD	✓OK

7.2 Verificacao DRC

As regras de design foram verificadas para CMOS 0,18 μm . A Tabela 7 resume os itens criticos verificados.

Tabela 7: Resumo da verificacao DRC – CMOS 0,18 μm

Regra	Min.	No layout	Status
Largura minima poly (L_{gate})	0,18 μm	0,50 μm	✓
Extensao poly alem do active	0,40 μm	0,40 μm	✓
Espacamento poly–poly	0,25 μm	0,80 μm	✓
Tamanho minimo de contact	0,22 μm	0,22 μm	✓
Largura minima Metal1	0,23 μm	0,50 μm	✓
Largura minima Metal2	0,28 μm	0,50 μm	✓
Guard ring ao redor de NMOS	Recomendado	Presente (P ⁺)	✓
Guard ring ao redor de PMOS	Recomendado	Presente (N ⁺)	✓
Erros de DRC	—	0	✓
Warnings de DRC	—	0	✓

Status Final de Verificacao

LVS: CLEAN — 7/7 transistores correspondidos, 10/10 nos verificados, 0 erros, 0 avisos.

DRC: APROVADO — 0 violacoes em todas as regras criticas do PDK CMOS 0,18 μm .

8 Analise Critica

8.1 Impacto dos Parasitas no Desempenho

O aumento de +2,6 ns no tempo de propagacao pos-layout (36% de incremento relativo) e consequencia direta da capacitancia parasita do no Vd1 (90,4 fF). Esse no concentra a capacitancia de gate de M4 (86,3 fF) mais o metal de roteamento, e e o gargalo de velocidade do primeiro estagio.

Uma estrategia de mitigacao seria utilizar um transistor M4 com menor area de gate ($W/L = 6/1$ em vez de $10/1$), reduzindo $C_{gate,M4}$ de 86,3 para ≈ 52 fF e potencialmente recuperando ≈ 1 ns de atraso. A penalidade seria uma leve reducao no espelhamento de corrente do estagio 1.

8.2 Eficacia do Common-Centroid

A disposicao ABBA do par diferencial (M1a | M2a | M2b | M1b) garante que qualquer gradiente linear de processo afeta igualmente M1 e M2. O offset resultante estimado e < 2 mV, correspondendo a menos de 2% de V_{LSB} para o ADC de 4 bits. Isso e critico

para garantir que o comparador nao introduza erros sistematicos na conversao A/D.

8.3 Margem de Desempenho

Todos os parametros-chave do projeto apresentam margem confortavel sobre as especificacoes minimas:

- t_{pd} pos-layout = 10,0 ns vs. limite de 100 ns ($10\times$ margem).
- Ganho = 95 V/V vs. minimo de 32 V/V ($3\times$ margem).
- $\Delta V_{th} = 0,3$ mV vs. $V_{LSB}/2 = 56$ mV ($186\times$ margem).

9 Integração no Sistema SAR ADC — Projeto Aqua-Monitor

Todo o trabalho de projeto, simulacao e verificacao desenvolvido neste relatorio tem como motivacao central um objetivo de maior escala: dotar o sistema **AquaMonitor** de um front-end de aquisicao analogico-digital customizado, projetado especificamente para os requisitos de baixo consumo e alta precisao de sensores eletroquimicos e opticos em viveiros de piscicultura.

9.1 O Sistema AquaMonitor

O AquaMonitor e um sistema IoT de monitoramento continuo da qualidade da agua. A Figura 6 ilustra a cadeia completa de sinais, desde os sensores fisicos ate a interface de comunicacao IoT.




Figura 6: Cadeia de sinais completa do SAR ADC no sistema AquaMonitor. O **comparador diferencial** (destacado em vermelho) e o bloco analogico central projetado neste trabalho. O DAC capacitivo (5 capacitores MIM, $C_{tot} = 1600$ fF) e a FSM SAR (Verilog) completam o conversor de 4 bits.

9.2 Arquitetura SAR ADC de 4 Bits

O conversor opera pela tecnica de **aproximações sucessivas** (SAR — *Successive Approximation Register*). A cada conversao, o algoritmo realiza uma busca binaria em 4

passos:

1. **SAMPLE**: as chaves MOS conectam V_{IN} ao no de topo do banco capacitivo, armazenando a tensao do sensor.
2. **BIT3** (MSB): a FSM ativa $C_3 = 800\text{ fF}$, gerando $V_{DAC} = V_{REF}/2$. O comparador retorna `comp_out`; a FSM mantem ou rejeita o bit.
3. **BIT2, BIT1, BIT0**: processo repetido para C_2, C_1, C_0 .
4. **DONE**: a FSM aciona EOC (*End of Conversion*) e envia `D[3:0]` ao MCU pelo barramento SPI.

A Tabela 8 ilustra uma conversao tipica para $V_{IN} = 1,125\text{ V}$ (resultado esperado: 1010).

Tabela 8: Exemplo de conversao SAR para $V_{IN} = 1,125\text{ V}$ ($V_{REF} = 1,8\text{ V}$, $V_{LSB} = 112,5\text{ mV}$)

Estado	V_{DAC} (V)	<code>comp_out</code>	Decisao	Registro
SAMPLE	—	—	—	0000
BIT3	0,900	1	Mantém	1000
BIT2	1,350	0	Rejeita	1000
BIT1	1,125	1	Mantém	1010
BIT0	1,181	0	Rejeita	1010
DONE	—	—	EOC=1	1010

Validacao Digital da FSM SAR (Icarus Verilog)

A logica de controle SAR foi validada em RTL com Icarus Verilog v12. O *testbench* simulou a entrada $V_{IN} = 1,125\text{ V}$ e verificou que a FSM produziu corretamente `data_out = 1010`, com EOC em $t = 95\text{ ns}$ (6 ciclos de clock a 100 MHz), sem *race conditions* e com transicoes de estado corretas em BIT3 a BIT0. O arquivo Verilog (`sar_fsm_4bit.v`) e o testbench (`tb_sar_fsm.v`) estao disponíveis em `docs/microeletronica/`.

9.3 Banco Capacitivo DAC

O DAC de redistribuicao de carga utiliza capacitores MIM com pesos binarios. A tensao gerada no no de topo (V_{DAC}) e a entrada INP do comparador:

$$V_{DAC} = V_{REF} \cdot \frac{D_3 \cdot C_3 + D_2 \cdot C_2 + D_1 \cdot C_1 + D_0 \cdot C_0}{C_{tot}} \quad (5)$$

Tabela 9: Banco capacitivo do DAC SAR (capacitores MIM, CMOS 0,18 μm)

Bit	Capacitor	Valor (fF)	Chave MOS
3 (MSB)	C_3	800	NMOS $W/L = 0,36/0,18 \mu\text{m}$
2	C_2	400	NMOS $W/L = 0,36/0,18 \mu\text{m}$
1	C_1	200	NMOS $W/L = 0,36/0,18 \mu\text{m}$
0 (LSB)	C_0	100	NMOS $W/L = 0,36/0,18 \mu\text{m}$
Terminação	C_{term}	100	—
Total	C_{tot}	1600	—

9.4 Posicionamento do Comparador no Die

No die final do SAR ADC, o comparador seria posicionado adjacente ao banco capacitivo para minimizar o comprimento da trilha Metal2 que conecta o no V_{DAC} (saida do DAC) ao no INP (entrada diferencial positiva do comparador). Cada 1 μm adicional de Metal2 acrescenta $\approx 0,05 \text{ fF}$ de capacitancia parasita ao no INP, que pode degradar a precisao de amostragem do SAR. A area estimada do die completo (comparador + banco capacitivo + chaves) e de aproximadamente $120 \mu\text{m} \times 80 \mu\text{m} = 9600 \mu\text{m}^2$.

10 Conclusoes

Este trabalho apresentou o projeto completo de um comparador de tensao diferencial de dois estagios em tecnologia CMOS TSMC 0,18 μm , cobrindo as sete etapas do fluxo de design de circuitos integrados analogicos:

1. **✓ Descricao do circuito e especificacoes** – parametros justificados pela aplicacao (AquaMonitor, sensores 0–1,8 V) e pela tecnologia (TSMC 0,18 μm , $V_{DD} = 1,8 \text{ V}$).
2. **✓ Esquematico transistor-level** – topologia par diferencial PMOS + espelho NMOS + amplificador CS, com W/L dimensionados para $A_1 = 95 \text{ V/V}$.
3. **✓ Simulacao pre-layout** – threshold 900,5 mV, $t_{pd} = 7,4 \text{ ns}$, saida rail-to-rail sem metaestabilidade.
4. **✓ Layout fisico** – Common-Centroid ABBA, guard rings P^+/N^+ , area $3800 \mu\text{m}^2$.
5. **✓ Extracao de parasitas** – capacitancias RC nos 4 nos criticos; V_{d1} dominante com 90,4 fF.
6. **✓ Simulacao pos-layout** – $t_{pd} = 10,0 \text{ ns}$ (+2,6 ns dos parasitas), $\Delta V_{th} = 0,3 \text{ mV}$.
7. **✓ LVS e DRC** – CLEAN com 0 erros; 7 transistores e 10 nos verificados; 0 violacoes DRC.

O comparador projetado atende a todas as especificacoes com margens significativas, validando a viabilidade do bloco analogico central do SAR ADC de 4 bits para o Aqua-

Monitor em tecnologia CMOS 0,18 μm . Conforme apresentado na Secao 9, este bloco e a peca critica de um conversor maior que integra DAC capacitivo, FSM SAR em Verilog e interface IoT (ESP32), constituindo o front-end de aquisicao do sistema AquaMonitor para monitoramento de pH, TDS e turbidez em viveiros de piscicultura.

Referências

- [1] B. Razavi, *Design of Analog CMOS Integrated Circuits*. McGraw-Hill, 2001.
- [2] P. E. Allen e D. R. Holberg, *CMOS Analog Circuit Design*. 3. ed. Oxford University Press, 2011.
- [3] P. R. Gray, P. J. Hurst, S. H. Lewis e R. G. Meyer, *Analysis and Design of Analog Integrated Circuits*. 5. ed. Wiley, 2009.
- [4] B. Razavi, *Principles of Data Conversion System Design*. IEEE Press, 1995.
- [5] Ngspice Team, *Ngspice User's Manual – Version 46*. Disponivel em: <http://ngspice.sourceforge.net>, 2025.
- [6] TSMC, *TSMC 0.18 μm Mixed-Signal/RF CMOS Technology Design Rules*. TSMC PDK Documentation, 2024.
- [7] B. Razavi, *The Design of a Comparator* [Lecture notes], UCLA EE 215C, 2018.