

# CPI y Flujo de Datos Lección 7

CE-4301 ARQUITECTURA DE COMPUTADORES I ÁREA DE INGENIERÍA EN COMPUTADORES INSTITUTO TECNOLÓGICO DE COSTA RICA



# Agenda

- 1. Rendimiento de un procesador
  - CPI
- 2. Flujo de datos MIPS



### Rendimiento de un CPU

En un CPU la métrica para medir el rendimiento es el tiempo de ejecución.

$$\frac{\text{CPU execution time}}{\text{for a program}} = \frac{\text{CPU clock cycles}}{\text{for a program}} \times \text{Clock cycle time}$$

0

$$\frac{\text{CPU execution time}}{\text{for a program}} = \frac{\text{CPU clock cycles for a program}}{\text{Clock rate}}$$



### Ejemplo

Suponga que un programa corre en 10 segundos en una computadora A, la cuál tiene una frecuencia de reloj de 2 GHz. Usted como Ing. en computadores está diseñando una computadora B que sea capaz de correr el programa en 6 segundos. Usted notó que puede aumentar la frecuencia de reloj sustancialmente, pero con cambios en el hardware que hacen que la computadora B requiera 1.2 veces la cantidad de ciclos de reloj que la computadora A. ¿Qué frecuencia debe tener la computadora B para que el programa corra en 6 segundos?



### Ejemplo

Suponga que un programa corre en 10 segundos en una computadora A, la cuál tiene una frecuencia de reloj de 2 GHz. Usted como Ing. en computadores está diseñando una computadora B que sea capaz de correr el programa en 6 segundos. Usted notó que puede aumentar la frecuencia de reloj sustancialmente, pero con cambios en el hardware que hacen que la computadora B requiera 1.2 veces la cantidad de ciclos de reloj que la computadora A. ¿Qué frecuencia debe tener la computadora B para que el programa corra en 6 segundos?

R/ B debe correr al doble de frencuencia que A.



### Rendimiento de las instrucciones

La ecuación anterior no mostró cómo afecta el número de instrucciones el rendimiento

CPU clock cycles = Instructions for a program × Average clock cycles per instruction

Ciclos por Instrucción: CPI \* Varia según la instrucción



### Ecuación clásica para rendimiento CPU

La ecuación clásica en términos de: número de instrucciones, CPI y tiempo de ciclo de reloj.

CPU time = Instruction count  $\times$  CPI  $\times$  Clock cycle time

0

$$CPU time = \frac{Instruction count \times CPI}{Clock rate}$$



### Ejemplo

Suponga que tiene 2 implementaciones del mismo ISA. La computadora A tiene un tiempo de ciclo de 250 ps y un CPI de 2.0 para determinado programa. La computadora B tiene un tiempo de ciclo de 500 ps y un CPI de 1.2 para el mismo programa. ¿Cuál computadora es más rápida y por cuánto?



### Ejemplo

Suponga que tiene 2 implementaciones del mismo ISA. La computadora A tiene un tiempo de ciclo de 250 ps y un CPI de 2.0 para determinado programa. La computadora B tiene un tiempo de ciclo de 500 ps y un CPI de 1.2 para el mismo programa. ¿Cuál computadora es más rápida y por cuánto?

R/ A es 1.2 veces más rápida que B.



Components of performance	Units of measure			
CPU execution time for a program	Seconds for the program			
Instruction count	Instructions executed for the program			
Clock cycles per instruction (CPI)	Average number of clock cycles per instruction			
Clock cycle time	Seconds per clock cycle			

FIGURE 1.14 The basic components of performance and how each is measured.



### Procesador

El rendimiento del procesador esta definido por 3 factores:

- 1. Número de instrucciones (Determinado por el compilador y el ISA)
- 2. Tiempo del ciclo de reloj (Determinado por la implementación -> microarquitectura)
- CPI Ciclos de reloj por instrucción (Determinado por la implementación -> microarquitectura)



Implementación con un subconjunto de instrucciones MIPS:

- 1. Load word (lw), Store word (sw)
- 2. ADD, SUB, AND, OR
- 3. BEQ



Los principios de diseño se ven reflejados en la implementación

- 1. Simplicity favors regularity
- 2. Smaller is faster
- 3. Good design demads compromise
- 4. Make the common case fast




El inicio de todas las instrucciones es el mismo:

- 1. Se comienza por leer la instrucción de memoria.
- 2. Se prepara para leer la siguiente instrucción (PC + 4).



El inicio de todas las instrucciones es el mismo:

- 1. Se comienza por leer la instrucción de memoria.
- 2. Se prepara para leer la siguiente instrucción (PC + 4).





Los pasos siguientes dependen de cada tipo de instrucción:

Name	Fields					Comments	
Field size	6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	All MIPS instructions are 32 bits long
R-format	ор	rs	rt	rd	shamt	funct	Arithmetic instruction format
I-format	ор	rs	rt	addr	ress/immed	diate	Transfer, branch, imm. format
J-format	ор	target address				Jump instruction format	

FIGURE 2.20 MIPS instruction formats.




#### Instrucciones **tipo R**:

- 1. Leen dos operandos
- 2. Ejecutan una operación ALU sobre **registros**
- 3. Escribe el resultado en un registro



#### Instrucciones **tipo R**:

- 1. Leen dos operandos
- 2. Ejecutan una operación ALU sobre registros
- 3. Escribe el resultado en un registro



a. Registers b. ALU




#### Instrucciones load/store:

- 1. Indican una dirección de memoria: Base + Offset (signed 16 bits)
- 2. lw \$t1,offset\_value(\$t2) / sw \$t1,offset\_value (\$t2)



#### Instrucciones load/store:

- 1. Indican una dirección de memoria: Base + Offset (signed 16 bits)
- 2. lw \$t1,offset\_value(\$t2) / sw \$t1,offset\_value (\$t2)



a. Data memory unit

b. Sign extension unit




#### Instrucciones **BEQ**:

- 1. Dos operaciones: calcula la dirección en memoria y compara el contenido de dos registros.
- 2. La dirección de salto se calcula: (PC + 4) + (offset << 2) (signed 16 bits).
- **3. beq** \$t1,\$t2,offset




#### Instrucciones **BEQ**:

- 1. Dos operaciones: calcula la dirección en memoria y compara el contenido de dos registros.
- 2. La dirección de salto se calcula: (PC + 4) + (offset << 2) (signed 16 bits).
- **3. beq** \$t1,\$t2,offset














FIGURE 4.19 The datapath in operation for an R-type instruction, such as add \$t1,\$t2,\$t3. The control lines, datapath units, and connections that are active are highlighted.





**FIGURE 4.20** The datapath in operation for a load instruction. The control lines, datapath units, and connections that are active are highlighted. A store instruction would operate very similarly. The main difference would be that the memory control would indicate a write rather than a read, the second register value read would be used for the data to store, and the operation of writing the data memory value to the register file would not occur.





**FIGURE 4.21** The datapath in operation for a branch-on-equal instruction. The control lines, datapath units, and connections that are active are highlighted. After using the register file and ALU to perform the compare, the Zero output is used to select the next program counter from between the two candidates.



### ¿Por qué ya no se usa implementación uniciclo?



### ¿Por qué ya no se usa implementación uniciclo?

- 1. CPI = 1
- 2. El tiempo de ciclo lo determina la instrucción más lenta
- 3. No se puede mejorar la implementación del caso más común



### Referencias

David A. Patterson & John L. Hennessy (2004) 4th Ed.

Computer Organization and Design. The hardware / software interface.