# Principios del ISA Lección 5

Prof.Ing. Fabián Zamora Ramírez

CE-4301 Arquitectura de Computadores I Área de Ingeniería en Computadores Instituto Tecnológico de Costa Rica



# Agenda

- Operaciones
- 2 Control de Flujo
- 3 Encodificación
- 4 MIPS

Operaciones

Existen varios tipos de operaciones soportadas por las arquitecturas. Las más comunes son:

- Aritméticas y lógicas.
- Transferencia de datos (Load-Store)
- Control de flujo.

Algunas arquitecturas presentan operaciones avanzadas para uso de strings o imágenes (tratamientos sobre pixeles, etc)



# Operaciones

Como regla general en una arquitectura, las instrucciones que se utilizan en mayor medida son las más simples y rápidas.

Rank	80x86 instruction	Integer average (% total executed
1	load	22%
2	conditional branch	20%
3	compare	16%
4	store	12%
5	add	8%
6	and ·	6%
7	sub	5%
8	move register-register	4%
9	call	1%
10	return	1%
Total		96%

Figure: Top 10 instrucciones más utilizadas en 8086



Referencias

Operaciones

# Resumen de tipo de operaciones

Operator type Examples		
Arithmetic and logical	Integer arithmetic and logical operations: add, subtract, and, or, multiply, divide	
Data transfer	Loads-stores (move instructions on computers with memory addressing)	
Control	Branch, jump, procedure call and return, traps	
System	Operating system call, virtual memory management instructions	
Floating point	Floating-point operations: add, multiply, divide, compare	
Decimal	Decimal add, decimal multiply, decimal-to-character conversions	
String	String move, string compare, string search	
Graphics	Pixel and vertex operations, compression/decompression operations	

MIPS

Control de fluio

## Instrucciones de control de flujo

Instrucciones pueden cambiar el flujo lineal de ejecución de un programa. Cuatro tipos principales:

- Branches Condicionales
- Saltos (Jumps)
- Llamadas a procedimientos
- Retornos de procedimientos



La dirección destino de una instrucción de control de flujo **siempre** debe ser especificada: explícita o implícitamente.

Forma más común: Dirección relativa al PC.

- Requiere menos bits para especificar dirección.
- Dirección generalmente se encuentra cercana
- Permite que el código se ejecute independientemente de la plataforma.\*\*



# Modos de direccionamiento para Control de Flujo

En algunos casos no es posible utilizar direcciones relativas al PC: La dirección de "salto" **NO es conocida** en tiempo de compilación.

- Saltos indirectos.
- Retornos de llamadas a proc.

Se debe especificar dinámicamente la dirección: Uso de registros para almacenar la dirección.


Util en caso de estructuras case-switch, punteros a funciones, bibliotecas dinámicas\*.



Referencias

Branch Condicional

### Frecuencia en branches





Prof.Ing. Fabián Zamora Ramírez

### Encodificación del set

Todos los aspectos mencionados anteriormente afectan en cómo se codifican finalmente las instrucciones a binario.

Las decisiones en encodificación afectarán parámetros de implementación del set (área, complejidad, potencia)



La mayoría de bits en una instrucción se aplican en modos de direccionamiento y nombre de registros.

La encodificación debe considerar:

- Capacidad de contar con registros y modos de direccionamiento diferentes.
- El impacto del tamaño de los registros y de los modos en el tamaño de la instrucción y del programa.
- Instrucciones encodificadas con longitudes fijas o variables (pipeline, determinismo, etc).



# Formas típicas de encodificación

Comercialmente se implementan 3 formas de encodificar el set.

- Longitud variable: Común en arquitecturas CISC. Incluye múltiples métodos de direccionamiento y operaciones.
- **Longitud fija**: Arquitecturas RISC, combina modo de direccionamiento y operación en el *opcode*
- Hibrido: Múltiple tamaño de instrucción, pero reduciendo la cantidad de operaciones y modos de direccionamiento.
   Ventaja: Reducir el código



# Ejemplos Tipos de encodificacíon

Operation and	Address	Address		Address	Address
no. of operands	specifier 1	field 1	•••	specifier n	field n

(a) Variable (e.g., Intel 80x86, VAX)

Operation	Address	Address	Address
	field 1	field 2	field 3

(b) Fixed (e.g., Alpha, ARM, MIPS, PowerPC, SPARC, SuperH)

Operation	Address	Address	٦
	specifier	field	

Operation	Address	Address	Address
_	specifier 1	specifier 2	field

Operation	Address	Address	Address
	specifier	field 1	field 2

(c) Hybrid (e.g., IBM 360/370, MIPS16, Thumb, TI TMS320C54x)

### MIPS Generalidades


- Clase: Arquitectura Load/Store con registros de propósito general.
- Modos de dir: Desplazamiento (offset de 12 a 16 bits), inmediato (8-16 bits) y registro indirecto.
- **Tipos de datos:** Enteros 8,16,32,64 bits, Flotantes IEEE 754
- Operaciones: Instrucciones simples (load, store, add, sub, move) reg. shift)
- Control de flujo: Comparaciones igual, no igual, menor, branches (relativas al PC), saltos, llamadas y retornos.
- Encodificación: Longitud Fija, puede presentar hibrida (MIPS16)



#### **MIPS**

Contenido

- 32 registros de propósito general: R0-R31. R0 tiene un valor de 0.
- Método de direccionamiento inmediato y desplazamiento (simula reg indirecto y directo )
- 3 Formatos de instrucción:



MIPS Generalidades

#### http://www.cs.cornell.edu/courses/cs316/2007fa/MIPS\_ Vol2.pdf

#### MIPS32® Instruction Set Quick Reference

- DISTINATION REGISTER - Source operand registers - RETURN ADDRESS REGISTER (R31) PC - PROGRAM COUNTER - 64-BIT ACCUMULATOR - ACCUMULATOR LOW (ACC315) AND HIGH (ACC4232) PARTS - Signed operand or sign extension - UNKENED OPERAND OR ZIBO EXTENSION - CONCATENATION OF BIT HELDS - MIPS32 RILEASE 2 INSTRUCTION - Assimilie pseudo-instruction

PLEASE RIVER TO "MIPS32 ARCHITECTURE FOR PROGRAMMER VOLUME II: THE MIPS 32 INTRUCTION SET " FOR COMPLETE INSTRUCTION SET INFORMATION.

	Aum	METIC OPERATIONS
ADD	Ro, Rs, Rt	$R_D = R_S + R_T$ (OVERFLOW TRAP)
ADDI	RD, Rs, CONST16	$R_D = R_S + const 16^{+}$ (overflow trap)
ADDIU	RD, Rs, CONST16	$R_D = R_S + const 16^{\circ}$
ADDU	RD, Rs, RT	$R_D = R_S + R_T$
CLO	RD, Rs	RD = COUNTLEADINGONES(Rs)
CLZ	Ro, Rs	$R_D = C_{OUNT}L_{EADENG}Z_{EROS}(R_S)$
LA	RD, LABEL	Ro = Address(Label)
Ц	Ro, вы32	$R_D = IMM32$
LUI	RD, CONST16	$R_D = _{\rm CONST} 16 << 16$
MOVE	Ro, Rs	$R_D = R_S$
NEGU	Ro, Rs	$R_D = -R_S$
SEB <sup>R2</sup>	Ro, Rs	$R_D=R_{S70}{}^{\scriptscriptstyle 2}$
SEH <sup>R2</sup>	Ro, Rs	$R_D = R_{S_{150}}^{\pm}$
SUB	Ro, Rs, Rt	RD = Rs - RT (OVERFLOW TRAP)
SUBU	Ro. Rs. Rx	$R_D = R_S - R_T$

Ro = Rsurss-10 :: Rsusurss

 $R_D = R_{S_{RT40-10}} :: R_{S_{31}RT40}$ 

	Louica an	Bit-Field Operations
AND	RD, Rs, RT	$R_D = R_S \; \& \; R_T$
ANDI	RD, Rs, CONST16	$R_D = R_S                                  $
EXT <sup>82</sup>	Ro, Rs, P, S	$R_S = R_{Sp_{^{\circ}S-1,p}}{}^{\circlearrowleft}$
INS <sup>82</sup>	Ro, Rs, P, S	$R_{D_{P+S+2P}} = R_{S_{S+1:0}}$
NOP		No-or
NOR	RD, Rs, RT	$R_D = -(R_S \mid R_T)$
NOT	Ro, Rs	$R_D = -R_S$
OR	RD, Rs, RT	$R_D = R_S \mid R_T$
ORI	Ro, Rs, const16	$R_D = R_S \mid_{CONST} 16^{40}$
WSBH <sup>R2</sup>	Ro, Rs	$R_D = R_{S_{23:26}} :: R_{S_{31:24}} :: R_{S_{20}} :: R_{S_{15:8}}$
XOR	Ro, Rs, RT	$R_D = R_S \oplus R_T$
XORI	RD, Rs, CONST16	$R_D = R_S \oplus {\rm const} 16^{\odot}$

c	ONDITION TESTING .	ND CONDITIONAL MOVE OPERATIONS
MOVN	RD, Rs, RT	$_{H^{\prime}}R_{T}\neq0,\ R_{D}\equiv R_{S}$
MOVZ	RD, Rs, RT	$_{\rm IF}R_{\rm T}=0,R_{\rm D}=R_{\rm S}$
SLT	RD, Rs, RT	$R_D = (Rs^t \le Rr^t) ? 1 : 0$
SLTI	RD, Rs, CONST16	$R_D = (Rs^2 \le const 16^2) ? 1 : 0$
SLTIU	RD, Rs, CONST16	$R_D = (Rs^{\odot} \le const16^{\odot})?1:0$
SLTU	RD, Rs, RT	$R_D = (Rs^{\varnothing} \le R\tau^{\varnothing}) ? 1 : 0$
	MULTIPLY	AND DRIDE OPERATIONS
DIV	Rs, RT	$L_{\rm O} = R s^\pm  /  R \tau^\pm;  H_{\rm I} = R s^\pm  {}_{\rm MOD}  R \tau^\pm$
DIVU	Rs, Rt	$L_{\rm O} = R s^{\varpi}  /  R \tau^{\varpi}; H_{\rm I} = R s^{\varpi}  {}_{\rm MOD}  R \tau^{\varpi}$
MADD	Rs, RT	$Acc += Rs^z \times Rr^z$
MADDU	Rs, RT	$Acc \leftarrow Rs^{\omega} \times Rr^{\omega}$

MSUB Rs, RT MSUBU Rs, RT

MULT Rs. Rv.

MULTU Rs, RT

RD, Rs, RT

BEQ Ra BEQZ Ra BEQZ Ra BGEZAL Ra BGEZAL Ra BGEZAL Ra BGEZAL Ra BLEZ RA	18, RT, OFF18, OFF18, OFF18, OFF18, OFF18, OFF18, OFF18	$\begin{split} & PC \leftarrow or18^\circ \\ & R_* = RC + 8, PC \leftarrow or18^\circ \\ & w R_0 = Rr, PC \leftarrow or18^\circ \\ & w R_0 - Rr, PC \leftarrow or18^\circ \\ & w R_0 - 0, PC \leftarrow or18^\circ \\ & w R_0 - 0, PC \leftarrow or18^\circ \\ & R_0 - RC + 8; w R_0 \ge 0, PC \leftarrow or18^\circ \\ & w R_0 > 0, PC \leftarrow or18^\circ \\ & w R_0 \le 0, PC \leftarrow or18^\circ \end{split}$
BEQZ Rs BEQZ Rs BGEZAL Rs BGEZAL Rs BGEZAL Rs BLTZ Rs BLTZAL Rs BNE Rs BNEZ Rs J AD JAL AD	, RT, OFF18 , OFF18 , OFF18 , OFF18 , OFF18	$\begin{split} & \text{if } Rs = R\tau, PC += \text{or } 18^{\circ} \\ & \text{if } Rs = 0, PC += \text{or } 18^{\circ} \\ & \text{if } Rs \geq 0, PC += \text{or } 18^{\circ} \\ & \text{if } Rs \geq 0, PC += \text{or } 18^{\circ} \\ & R_{A} = PC + 8; \text{if } Rs \geq 0, PC += \text{or } 18^{\circ} \\ & \text{if } Rs \geq 0, PC += \text{or } 18^{\circ} \\ & \text{if } Rs \leq 0, PC += \text{or } 18^{\circ} \end{split}$
BEQZ Rs BGEZAL Rs BGEZAL Rs BGEZAL Rs BGTZ Rs BLEZ Rs BLIZ Rs BLIZ Rs BLIZ Rs BLIZ Rs BLIZ AD A	, orr18 , orr18 , orr18 , orr18	$\begin{split} & \text{if } R_8 = 0, PC + cor_1 R^2 \\ & \text{if } R_8 \ge 0, PC + cor_1 R^3 \\ & R_A = PC + 8; \text{if } R_8 \ge 0, PC + cor_1 R^3 \\ & \text{if } R_8 \ge 0, PC + cor_1 R^3 \\ & \text{if } R_8 \le 0, PC + cor_1 R^3 \end{split}$
BGEZ Rs BGEZAL Rs BGTZ Rs BLEZ Rs BLTZ Rs BLTZAL Rs BNE Rs BNEZ Rs J AD	, orr18 , orr18 , orr18	$\begin{split} & \text{if } Rs \geq 0, PC \mathrel{+=} \text{orf} 18^{\circ} \\ & R_{A} = PC + 8; \text{if } Rs \geq 0, PC \mathrel{+=} \text{orf} 18 \\ & \text{if } Rs \geq 0, PC \mathrel{+=} \text{orf} 18^{\circ} \\ & \text{if } Rs \leq 0, PC \mathrel{+=} \text{orf} 18^{\circ} \end{split}$
BGEZAL RS BGTZ RS BLEZ RS BLTZ RS BLTZAL RS BNE RS BNEZ RS J AD JAL AD	, orr18 , orr18 , orr18	$R_A = PC + 8$ ; if $R_S \ge 0$ , $PC += ore18$ if $R_S \ge 0$ , $PC += ore18^{\circ}$ if $R_S \le 0$ , $PC += ore18^{\circ}$
BGTZ Rs BLEZ Rs BLTZ Rs BLTZAL Rs BNE Rs BNEZ Rs J AD JAL AD	, orr18	$\label{eq:resolvent} \begin{split} & \text{if } Rs \geq 0,  PC \mathrel{+=} \text{or}  \tau 18^{\pm} \\ & \text{if } Rs \leq 0,  PC \mathrel{+=} \text{or}  \tau 18^{\pm} \end{split}$
BLEZ RS BLTZ RS BLTZAL RS BNE RS BNEZ RS J AD JAL AD	, orr18	$_{IF}Rs\leq0,PC:=o_{IF}18^{\circ}$
BLTZ Rs BLTZAL Rs BNE Rs BNEZ Rs J AD JAL AD		
BLTZAL Rs BNE Rs BNEZ Rs J AD JAL AD		
BNE Rs BNEZ Rs J AD JAL AD	, orr18	IF Rs < 0, PC += of F182
BNEZ Rs J AD JAL AD	, orr18	$R_A = PC + 8$ ; if $R_S < 0$ , $PC += ore18$
J AD JAL AD	, Вт, от 18	$_{1F}Rs\neq R\tau ,PC += orr18^{\circ}$
JAL AD	, от 18	if $Rs \neq 0$ , $PC \stackrel{+=}{=} ore18^{\pm}$
	DR28	$PC = PC_{11:28} :: {}_{ADDR}28^{22}$
JALR R	DR28	RA = PC + 8; PC = PC <sub>31:28</sub> :: ADDR28 <sup>1</sup>
	, Rs	$R_D = PC + 8$ ; $PC = R_S$
JR Rs		PC = Rs
		OND STORE OPER CHONS

MIPS

000

LOAD AND STORE OPERATIONS		
LB	Ro, orr 16(Rs)	$R_D = _{MEM}8(R_S + _{OFF}16^2)^2$
LBU	Ro, orr 16(Rs)	$R_D = _{\rm MIM}8(R_S + _{\rm OPF}16^1)^{23}$
LH	RD, OFF 16(Rs)	$R_D = _{MEM}16(R_S + _{OFF}16^2)^2$
LHU	Ro, or 16(Rs)	$R_D = _{MIM}16(R_S + _{OFF}16^+)^{c0}$
LW	RD, OFF 16(Rs)	$R_D = _{MEM} 32(R_S + _{OFF} 16^2)$
LWL	RD, OFF 16(Rs)	$R_D = L_{OAD}W_{ORD}L_{EFT}(R_S + orr 16^\circ)$
LWR	Ro, orr 16(Rs)	$R_D = L_{OAD}W_{ORD}R_{IOHT}(R_S + orr 16^2)$
SB	Rs, 017 16(Rt)	$_{MEM}8(R_T + off 16^t) = R_{870}$
SH	Rs, off 16(Rt)	$_{\rm MEM}16(R_{\rm T}+o_{\rm FF}16^{\circ})=R_{S_{150}}$
SW	Rs, orr16(Rt)	мем32(Rт + огт16°) = Rs
SWL	Rs, 017 16(R1)	StoreWordLift(Rt + off16t, Rs)
SWR	Rs, orr16(Rt)	StoreWordRestr(Rt + orr16°, Rs)



ROTR<sup>R2</sup> Ro. Rs. nms5

ROTRV<sup>22</sup> RD, Rs, RT

 $Acc = Rs^z \times Rr^z$ 

 $Acc -= Rs^{\circ} \times Rr^{\circ}$ 

 $R_D = R_S^T \times R_T^T$ 

 $Acc = Rs^2 \times Rr^2$ 

### Referencias



J Hennesy and David Patterson (2012)

Computer Architecture: A Quantitative Approach. 5th Edition. Elsevier – Morgan Kaufmann. [Appendix A, Appendix K]



Jeferson González G. (2017)

Material de clase: Arquitectura de computadores I.

#### Sitios web recomendados

- Alineamiento de memoria: https://www.ibm.com/developerworks/library/pa-dalign/
- Apéndices Hennesey: https://booksite.elsevier.com/9780123838728/references.php
- Byte addressing: https://en.wikipedia.org/wiki/Byte\_addressing