

Principios del ISA

Lección 5

Prof.Ing. Fabián Zamora Ramírez

CE-4301 Arquitectura de Computadores I

Área de Ingeniería en Computadores

Instituto Tecnológico de Costa Rica

Agenda

- 1 Operaciones
- 2 Control de Flujo
- 3 Encodificación
- 4 MIPS

Tipos de operaciones

Existen varios tipos de operaciones soportadas por las arquitecturas. Las más comunes son:

- Aritméticas y lógicas.
- Transferencia de datos (Load-Store)
- Control de flujo.

Algunas arquitecturas presentan operaciones avanzadas para uso de strings o imágenes (tratamientos sobre pixeles, etc)

Operaciones

Como regla general en una arquitectura, las instrucciones que se utilizan en mayor medida son las más simples y rápidas.

| Rank | 80x86 instruction | Integer average (% total executed) |
|-------|------------------------|---------------------------------------|
| 1 | load | 22% |
| 2 | conditional branch | 20% |
| 3 | compare | 16% |
| 4 | store | 12% |
| 5 | add | 8% |
| 6 | and | 6% |
| 7 | sub | 5% |
| 8 | move register-register | 4% |
| 9 | call | 1% |
| 10 | return | 1% |
| Total | | 96% |

Figure: Top 10 instrucciones más utilizadas en 8086

Resumen de tipo de operaciones

| Operator type | Examples |
|------------------------|---|
| Arithmetic and logical | Integer arithmetic and logical operations: add, subtract, and, or, multiply, divide |
| Data transfer | Loads-stores (move instructions on computers with memory addressing) |
| Control | Branch, jump, procedure call and return, traps |
| System | Operating system call, virtual memory management instructions |
| Floating point | Floating-point operations: add, multiply, divide, compare |
| Decimal | Decimal add, decimal multiply, decimal-to-character conversions |
| String | String move, string compare, string search |
| Graphics | Pixel and vertex operations, compression/decompression operations |

Instrucciones de control de flujo

Instrucciones pueden cambiar el flujo lineal de ejecución de un programa. Cuatro tipos principales:

- Branches Condicionales
- Saltos (Jumps)
- Llamadas a procedimientos
- Retornos de procedimientos

Modos de direccionamiento para Control de Flujo

La dirección destino de una instrucción de control de flujo **siempre** debe ser especificada: explícita o implícitamente.

Forma más común: **Dirección relativa al PC.**

- Requiere menos bits para especificar dirección.
- Dirección generalmente se encuentra cercana
- Permite que el código se ejecute independientemente de la plataforma.**

Modos de direccionamiento para Control de Flujo


En algunos casos no es posible utilizar direcciones relativas al PC:
La dirección de "salto" **NO es conocida** en tiempo de compilación.

- Saltos indirectos
- Retornos de llamadas a proc.

Se debe especificar dinámicamente la dirección: Uso de **registros** para almacenar la dirección.

Útil en caso de estructuras *case-switch*, punteros a funciones, bibliotecas dinámicas*.

Frecuencia en branches



Encodificación del set

Todos los aspectos mencionados anteriormente afectan en cómo se codifican finalmente las instrucciones a binario.

Las decisiones en encodificación afectarán parámetros de implementación del set (área, complejidad, potencia)

Encodificación

La mayoría de bits en una instrucción se aplican en modos de direccionamiento y nombre de registros.

La encodificación debe considerar:


- Capacidad de contar con registros y modos de direccionamiento diferentes.
- El impacto del tamaño de los registros y de los modos en el tamaño de la instrucción y del programa.
- Instrucciones encodificadas con longitudes fijas o variables (pipeline, determinismo, etc).

Formas típicas de encodificación


Comercialmente se implementan 3 formas de encodificar el set.

- **Longitud variable:** Común en arquitecturas CISC. Incluye múltiples métodos de direccionamiento y operaciones.
 - **Longitud fija:** Arquitecturas RISC, combina modo de direccionamiento y operación en el *opcode*
 - **Híbrido:** Múltiple tamaño de instrucción, pero reduciendo la cantidad de operaciones y modos de direccionamiento.
- Ventaja: **Reducir el código**




Ejemplos Tipos de encodificación



(a) Variable (e.g., Intel 80x86, VAX)



(b) Fixed (e.g., Alpha, ARM, MIPS, PowerPC, SPARC, SuperH)



(c) Hybrid (e.g., IBM 360/370, MIPS16, Thumb, TI TMS320C54x)


MIPS Generalidades

- **Clase:** Arquitectura Load/Store con registros de propósito general.
- **Modos de dir:** Desplazamiento (offset de 12 a 16 bits), inmediato (8-16 bits) y registro indirecto.
- **Tipos de datos:** Enteros 8,16,32,64 bits, Flotantes IEEE 754
- **Operaciones:** Instrucciones simples (load,store,add,sub,move reg, shift)
- **Control de flujo:** Comparaciones igual, no igual, menor, branches (relativas al PC), saltos, llamadas y retornos.
- **Encodificación:** Longitud Fija, puede presentar híbrida (MIPS16)

MIPS

- 32 registros de propósito general: R0-R31. R0 tiene un valor de 0.
- Método de direccionamiento inmediato y desplazamiento (simula reg indirecto y directo)
- 3 Formatos de instrucción:

I-type instruction




Encodes: Loads and stores of bytes, half words, words, double words. All immediates (rt ~ rs op immediate)

Conditional branch instructions (rs is register, rd unused)

Jump register, jump and link register
(rd=0, rs=destination, immediate=0)

R-type instruction



Register-register ALU operations: rd ~ rs funct rt

Function encodes the data path operation: Add, Sub, ...

Read/write special registers and moves

J-type instruction



Jump and jump and link
Trap and return from exception

http://www.cs.cornell.edu/courses/cs316/2007fa/MIPS_Vol2.pdf

MIPS32® Instruction Set Quick Reference

| | |
|--------|---|
| Rd | — DESTINATION REGISTER |
| Rs, Rt | — SOURCE OPERAND REGISTERS |
| RA | — RETURN ADDRESS REGISTER (R31) |
| PC | — PROGRAM COUNTER |
| ACC | — 64-BIT ACCUMULATOR |
| Lo, Hi | — ACCUMULATOR LOW (ACC ₁₆) AND HIGH (ACC _{43:16}) PARTS |
| ± | — SIGNED OPERAND OR SIGN EXTENSION |
| 0 | — UNSIGNED OPERAND OR ZERO EXTENSION |
| :: | — CONCATENATION OF BIT FIELDS |
| R2 | — MIPS32 RELEASE 2 INSTRUCTION |
| DOTTED | — ASSEMBLER PSEUDO-INSTRUCTION |

PLEASE REFER TO "MIPS32 ARCHITECTURE FOR PROGRAMMERS VOLUME II: THE MIPS32 INSTRUCTION SET" FOR COMPLETE INSTRUCTION SET INFORMATION.

| ARITHMETIC OPERATIONS | | | |
|-----------------------|-----------------|-------------------------------------|-----------------|
| ADD | Rd, Rs, Rt | $Rd = Rs + Rt$ | (OVERFLOW TRAP) |
| ADDI | Rd, Rs, const16 | $Rd = Rs + \text{const16}^s$ | (OVERFLOW TRAP) |
| ADDIU | Rd, Rs, const16 | $Rd = Rs + \text{const16}^t$ | |
| ADDU | Rd, Rs, Rt | $Rd = Rs + Rt$ | |
| CLO | Rd, Rs | $Rd = \text{COUNTLEADINGONES}(Rs)$ | |
| CLZ | Rd, Rs | $Rd = \text{COUNTLEADINGZEROS}(Rs)$ | |
| LA | Rd, LABEL | $Rd = \text{ADDRESS}(\text{LABEL})$ | |
| LI | Rd, IMM32 | $Rd = \text{IMM32}$ | |
| LUI | Rd, const16 | $Rd = \text{const16} \lll 16$ | |
| MOVE | Rd, Rs | $Rd = Rs$ | |
| NEGU | Rd, Rs | $Rd = -Rs$ | |
| SEB ^{R2} | Rd, Rs | $Rd = \text{RS}^s$ | |
| SEH ^{R2} | Rd, Rs | $Rd = \text{RS}^t$ | |
| SUB | Rd, Rs, Rt | $Rd = Rs - Rt$ | (OVERFLOW TRAP) |
| SUBU | Rd, Rs, Rt | $Rd = Rs - Rt$ | |

| SHIFT AND ROTATE OPERATIONS | | | |
|-----------------------------|----------------|--|--|
| ROTR ^{R2} | Rd, Rs, SHIFTS | $Rd = \text{RSHIFTS} \lll 16 :: \text{RS} \lll \text{RSHIFTS}$ | |
| ROTRV ^{R2} | Rd, Rs, Rt | $Rd = \text{RSHIFTS} \lll 16 :: \text{RS} \lll \text{RSHIFTS}$ | |

| LOGICAL AND Bit-FIELD OPERATIONS | | | |
|----------------------------------|-----------------|---|--|
| AND | Rd, Rs, Rt | $Rd = Rs \& Rt$ | |
| ANDI | Rd, Rs, const16 | $Rd = Rs \& \text{const16}^0$ | |
| EXT ^{R2} | Rd, Rs, P, S | $Rd = \text{RS}^{\text{SP} \lll P}$ | |
| INS ^{R2} | Rd, Rs, P, S | $\text{RSHIFTS} \lll P :: \text{RS} \lll P$ | |
| NOP | | NO-OP | |
| NOR | Rd, Rs, Rt | $Rd = \neg(Rs \& Rt)$ | |
| NOT | Rd, Rs | $Rd = \neg Rs$ | |
| OR | Rd, Rs, Rt | $Rd = Rs Rt$ | |
| ORI | Rd, Rs, const16 | $Rd = Rs \text{const16}^0$ | |
| WSBH ^{R2} | Rd, Rs | $Rd = \text{RS} \lll 16 :: \text{RS} \lll 24 :: \text{RS} \lll 28 :: \text{RS} \lll 32$ | |
| XOR | Rd, Rs, Rt | $Rd = Rs \oplus Rt$ | |
| XORI | Rd, Rs, const16 | $Rd = Rs \oplus \text{const16}^0$ | |

| CONDITION TESTING AND CONDITIONAL MOVE OPERATIONS | | | |
|---|-----------------|--|--|
| MOVN | Rd, Rs, Rt | $\text{if } Rt \neq 0, Rd = Rs$ | |
| MOVZ | Rd, Rs, Rt | $\text{if } Rt = 0, Rd = Rs$ | |
| SLT | Rd, Rs, Rt | $Rd = (Rs < Rt) ? 1 : 0$ | |
| SLTI | Rd, Rs, const16 | $Rd = (Rs < \text{const16}) ? 1 : 0$ | |
| SLTIU | Rd, Rs, const16 | $Rd = (Rs < \text{const16})^u ? 1 : 0$ | |
| SLTU | Rd, Rs, Rt | $Rd = (Rs < Rt)^u ? 1 : 0$ | |

| MULTIPLY AND DIVIDE OPERATIONS | | | |
|--------------------------------|------------|---|--|
| DIV | Rs, Rt | $Lo = \text{Rs}^u / \text{Rt}^u; Hi = \text{Rs}^u \text{ MOD } \text{Rt}^u$ | |
| DIVU | Rs, Rt | $Lo = \text{Rs}^u / \text{Rt}^u; Hi = \text{Rs}^u \text{ MOD } \text{Rt}^u$ | |
| MADD | Rs, Rt | $\text{ACC} \leftarrow \text{Rs}^s \times \text{Rt}^s$ | |
| MADDU | Rs, Rt | $\text{ACC} \leftarrow \text{Rs}^s \times \text{Rt}^u$ | |
| MSUB | Rs, Rt | $\text{ACC} \leftarrow \text{Rs}^s \times \text{Rt}^s$ | |
| MSUBU | Rs, Rt | $\text{ACC} \leftarrow \text{Rs}^s \times \text{Rt}^u$ | |
| MUL | Rd, Rs, Rt | $Rd = \text{Rs}^s \times \text{Rt}^s$ | |
| MULT | Rs, Rt | $\text{ACC} \leftarrow \text{Rs}^s \times \text{Rt}^s$ | |
| MULTU | Rs, Rt | $\text{ACC} \leftarrow \text{Rs}^s \times \text{Rt}^u$ | |

| JUMPS AND BRANCHES (NOTE: ONE DELAY SLOT) | | | |
|---|------------------|--|--|
| B | offset18 | $PC \leftarrow \text{offset18}^s$ | |
| BAL | offset18 | $Ra = PC + 8; PC \leftarrow \text{offset18}^s$ | |
| BEQ | Rs, Rt, offset18 | $\text{if } Rs = Rt, PC \leftarrow \text{offset18}^s$ | |
| BEQZ | Rs, offset18 | $\text{if } Rs = 0, PC \leftarrow \text{offset18}^s$ | |
| BGEZ | Rs, offset18 | $\text{if } Rs \geq 0, PC \leftarrow \text{offset18}^s$ | |
| BGEZAL | Rs, offset18 | $Ra = PC + 8; \text{if } Rs \geq 0, PC \leftarrow \text{offset18}^s$ | |
| BGTZ | Rs, offset18 | $\text{if } Rs > 0, PC \leftarrow \text{offset18}^s$ | |
| BLEZ | Rs, offset18 | $\text{if } Rs \leq 0, PC \leftarrow \text{offset18}^s$ | |
| BLTZ | Rs, offset18 | $\text{if } Rs < 0, PC \leftarrow \text{offset18}^s$ | |
| BLTZAL | Rs, offset18 | $Ra = PC + 8; \text{if } Rs < 0, PC \leftarrow \text{offset18}^s$ | |
| BNE | Rs, Rt, offset18 | $\text{if } Rs \neq Rt, PC \leftarrow \text{offset18}^s$ | |
| BNEZ | Rs, offset18 | $\text{if } Rs \neq 0, PC \leftarrow \text{offset18}^s$ | |
| J | ADDR28 | $PC = \text{PC} \lll 28 :: \text{ADDR28}^s$ | |
| JAL | ADDR28 | $Ra = PC + 8; PC = \text{PC} \lll 28 :: \text{ADDR28}^s$ | |
| JALR | Rd, Rs | $PC = PC + 8; PC = Rs$ | |
| JR | Rs | $PC = Rs$ | |

| LOAD AND STORE OPERATIONS | | | |
|---------------------------|------------------|---|--|
| LB | Rd, offset16(Rs) | $Rd = \text{MEM8}(Rs + \text{offset16})^t$ | |
| LBU | Rd, offset16(Rs) | $Rd = \text{MEM8}(Rs + \text{offset16})^u$ | |
| LH | Rd, offset16(Rs) | $Rd = \text{MEM16}(Rs + \text{offset16})^t$ | |
| LHU | Rd, offset16(Rs) | $Rd = \text{MEM16}(Rs + \text{offset16})^u$ | |
| LW | Rd, offset16(Rs) | $Rd = \text{MEM32}(Rs + \text{offset16})^t$ | |
| LWL | Rd, offset16(Rs) | $Rd = \text{LoadWordLeft}(Rs + \text{offset16})^t$ | |
| LWR | Rd, offset16(Rs) | $Rd = \text{LoadWordRight}(Rs + \text{offset16})^t$ | |
| SB | Rs, offset16(Rt) | $\text{MEM8}(Rs + \text{offset16}) = \text{RS}^s$ | |
| SH | Rs, offset16(Rt) | $\text{MEM16}(Rs + \text{offset16}) = \text{RS}^s$ | |
| SW | Rs, offset16(Rt) | $\text{MEM32}(Rs + \text{offset16}) = \text{RS}$ | |
| SWL | Rs, offset16(Rt) | $\text{STOREWordLeft}(Rs + \text{offset16}, Rs)$ | |
| SWR | Rs, offset16(Rt) | $\text{STOREWordRight}(Rs + \text{offset16}, Rs)$ | |

Referencias



J Hennesy and David Patterson (2012)

Computer Architecture: A Quantitative Approach. 5th Edition. Elsevier – Morgan Kaufmann. [Appendix A, Appendix K]



Jeferson González G. (2017)

Material de clase: Arquitectura de computadores I.

Sitios web recomendados

- Alineamiento de memoria:
<https://www.ibm.com/developerworks/library/pa-dalign/>
- Apéndices Hennesey:
<https://booksite.elsevier.com/9780123838728/references.php>
- Byte addressing:
https://en.wikipedia.org/wiki/Byte_addressing