

Ce dernier projet prendra la forme d'un mini-projet, dont l'objectif est de réaliser toute la chaîne de conception d'une solution FPGA : à partir d'un cahier des charges fonctionnel, il vous incombe cette fois-ci de réaliser le partitionnement de l'architecture numérique en blocs élémentaires, d'implémenter un à un ces blocs, de les tester, de les interconnecter, puis de synthétiser la solution complète.

I - Cahier des charges

Le système à réaliser est une serrure à code, dont le fonctionnement est décrit ci-après. Une figure en fin de section récapitulera également les éléments décrits.

Pour plus de clarté dans la suite, on définit les 3 états suivants (attention, dans l'implémentation d'une MEF décrivant le système, il peut y avoir plus que ces 3 états) :

- Idle : La serrure est verrouillée et attend une saisie de la part de l'utilisateur
- Open : La serrure est déverrouillée
- Error : Le code saisi est incorrect

I.a Saisie du code :

- La saisie du code se fera par les boutons poussoirs, symbolisant chacun un digit
- Le code a une longueur de 4 digits
- Vous avez libre choix du code, mais celui-ci doit être fixé à la synthèse


I.b Conditions sur la saisie du code

- La révélation du caractère correct ou erroné du code saisi ne se fera qu'après la saisie des 4 digits (il ne faut pas donner d'information sur le caractère correct ou erroné d'un digit dès sa saisie)
- Si les 4 digits saisis correspondent à la séquence fixée, la serrure se déverrouille (passage à l'état « Open »)
- Si l'un des 4 digits saisis est erroné, la serrure reste verrouillée et affiche un message d'erreur (passage à l'état « Err »)
- À tout moment (au cours de la saisie, lorsque la serrure est déverrouillée, ou lorsqu'elle a détecté un code erroné), l'appui simultané sur deux boutons permet de retourner à l'état « Idle » (c'est-à-dire de reverrouiller la serrure et de réinitialiser la saisie).

I.c Indicateurs lumineux

- Lorsque la serrure est verrouillée et que la saisie du code n'est pas commencée (état « Idle »), un signal lumineux court doit être émis toutes les 2 s sur une LED rouge, pour indiquer que la serrure est bien sous tension.
- A mesure que le code est saisi, le segment central (segment G) des afficheurs 7 segments doit s'allumer, de la gauche vers la droite (1 digit saisi = 1 segment allumé, 2 digits saisis = 2 segments allumés, etc.)
- Si la serrure est déverrouillée (état « Open »), les afficheurs 7 segments affichent le message « Open », et un chenillard défile sur les LEDs vertes
- Quand un code erroné est saisi (état « Error »), les afficheurs 7 segments affichent le message « Err » et les LEDs rouges clignotent.


Exemple 1 : Etat « Idle »




Exemple 2 : Saisie en cours



Exemple 3 : Etat « Open »



Exemple 4 : Etat « Error »



II - Définition de l'architecture

Travail demandé

- Dessiner, sous forme de schéma-bloc, l'architecture numérique d'un système pouvant répondre au cahier des charges établi.
- Nommez chacun des blocs annoncés, et définissez sous forme de tableau les entrées/sorties, leur nom et leur format (vous pourrez vous inspirer des tableaux définis de la même manière dans les TP précédents). Par ailleurs, précisez à chaque fois s'il s'agit d'un bloc combinatoire ou séquentiel.
- Pour chacun des blocs, définissez à l'aide de la représentation de votre choix le comportement attendu (ex. Diagramme d'états pour des MEF, pseudo-code, algorithme, table de vérité, chronogramme, etc.)

Rendu

Le travail préliminaire décrit ci-dessus sera consigné dans un document pdf, que vous ajouterez dans votre dossier TP4. Assurez-vous que le document ainsi placé est consultable sur le git de vos TP.

III - Implémentation

Travail demandé

- Implémenter et tester chacun des blocs décrits dans le travail préliminaire. Vous vous assurez de respecter les méthodes enseignées dans les TP précédents, soit un bloc décrit = un fichier VHDL
- Implémenter votre solution complète dans un fichier toplevel
- Déployer votre solution sur le FPGA

Dans un souci de fluidité et d'interactivité, il est naturellement possible de tester et valider des modules en les déployant sur le FPGA plutôt qu'en les simulant.

Rendu

- Comme dans les TP précédents, il est demandé d'inclure toutes les sources créées à votre git de TP.
- Lorsque votre solution fonctionne, faites-la valider par l'enseignant.