Mooc HPC: Fundamentals of Parallelism on Intel Architecture

Marco Antonio Franco Montoya mfranc18@eafit.edu.co

Este curso se enfoca en los aspectos básicos de la computación de alto rendimiento utilizando arquitecturas Intel (todos los ejemplos del curso son en estas plataformas) y a través de sus 5 semanas se analiza cómo se pueden optimizar códigos, más allá de una arquitectura específica, a través del uso de vectorización, hilos, comunicación entre múltiples nodos de cómputo, entre otros aspectos.

Los códigos ejecutados para este proceso se encuentran en el siguiente Repositorio

Contenido

Mooc HPC: Fundamentals of Parallelism on Intel Architecture	1
Semana 1	1
Quiz:	2
Semana 2	4
Quiz	6
Semana 3	7
Quiz	9
Semana 4	11
Quiz	13
Semana 5	15
Certificado y conclusiones	16

Semana 1

En la primera semana se muestran múltiples aspectos de las arquitecturas Intel y su avance a través de los años, además de mostrar cómo se puede acceder al cluster de

COLFAX, utilizado para todas las actividades evaluadas. Se finaliza esta semana con un Hello World ejecutado de forma local y en un nodo.

Welcome Lectura: Modern Code 10 min Vídeo: 1.0 Introduction 3 min Vídeo: 1.1 Why this course? 5 min How computers get faster Vídeo: 1.2 How Computers Get Faster Vídeo: 1.3 Intel Architecture 6 min Modern code Vídeo: 1.4 Modern Code Vídeo: 1.5 What You Are Going To Learn 1 min Vídeo: 1.6 Remote Access 11 min Herramienta externa sin calificación: Register for cluster access 1h Homework Cuestionario: Modern code 5 preguntas Herramienta externa con calificación: Hello World

Quiz:

1h

Modern code

PUNTOS TOTALES DE 5

1.	Intel Xeon Phi processors are a	1 punto
	computing platform for legacy applications more efficient computing platform than traditional CPUs for applications that have good thread and vector parallelism specialized family of processors for applications requiring high clock speeds	
2.	Multiple cores can share data in system memory	1 punto
	True False	
3.	In vector units, you can apply:	1 punto
	A single stream of instructions to a single data element in a vector Multiple streams of instructions to multiple data elements in a vector A single stream of instructions to multiple data elements in a short vector	
4.	There are no mainstream processors with clock speeds above 4 GHz. What is the reason for that? (pick all answers that apply)	1 punto
	Adding parallel processing capabilities to CPUs gives better performance per watt than increasing clock speeds	
	✓ Increasing the clock speed would increase the power requirement, which make the required cooling solutions expensive and impractical	
	Clock speed above 4GHz would result in slower computational speed	

5.	Which of the following commands compiles a C++ application contained in a single file "code.cc" int executable "myApp" using the Intel C++ compiler?	o an (1	punto
	icpc code.cc -o myApp			
	gcc code.cc -o myApp			
	icpc code.cc myApp			
~	Yo, Marco Antonio Franco, entiendo que enviar trabajo que no es mío generará la desaprobación permanente de este curso y la desactivación de mi cuenta de Coursera.		4	9 P
	Obtén más información sobre el Código de Honor de Coursera			
		Guardar		Enviar

Semana 2

En la semana 2 se analizan los procesos de vectorización de un código, cómo a través de una instrucción se pueden procesar múltiples datos, en instancias como la suma de matrices, entre otras se encuentra su funcionalidad

Vector Arithmetics in Intel Architecture Lectura: Vectorization 10 min ✓ Video: 2.1 Vector Operations 5 min ✓ Video: 2.2 Vectorizing Your Code 5 min Automatic Vectorization ✓ Vídeo: 2.3.1 Automatic Vectorization 5 min. ✓ Vídeo: 2.3.2 Will This Vectorize? 15 min. ✓ Vídeo: 2.4 Guided Automatic Vectorization 4 min Demo: Stencil Kernel ✓ Vídeo: 2.8.1 Stencil Introduction 2 min Vídeo: 2.8 Stencil 9 min 1. Transport Vídeo: 2.8 Stencil 9 min Lectura: Code Download 10 min Designing Vectorizable Code ✓ Vídeo: 2.5 SIMD-Enabled Functions 3 min. ☑ Vídeo: 2.6 Vector Dependence 5 min ☑ Vídeo: 2.7 Strip Mining 1 min. Demo: Numerical Integration ✓ Vídeo: Numerical Integration Introduction 2 min. ✓ Vídeo: 2.9 Integral Vectorization 8 min. Lectura: Code Download 10 min Homework ✓ Vídeo: 2.10 Learn More 1 min. ✓ Cuestionario: Vectorization 5 preguntas.

Herramienta externa con calificación: Vectorizing Monte-Carlo Diffusion 1h

Quiz

Vectorization

PUNTOS TOTALES DE 5

1.	Which of the two loops is safe to be vectorized with AVX-512 vector instructions acting on 512-bit vector registers? By "safe" we mean that the vectorized loop will produce the same results as the scalar loop. Here A is an array of type "double".	1 punto
	Code A:	
	1 for (int i = 0; i < n-1; i++) 2 A[i] +- A[i+1];	
	Code B:	
	1 for (int i = 4; i < n; i++) 2 A[i] += A[i-4];	
	○ Code B	
	O Both	
	● Code A	
	○ Neither	
2.	Which of the following cannot be automatically vectorized by the compiler?	1 punto
	○ For loop	
	While loop	
3.	What compiler argument do you have to use with the Intel C++ compiler to produce an optimization report	1 punto
	in Linux?	. , , , ,
	○ /Qopt-report	
	-qopt-report	
	-opt-report	

4.	In order to target multiple architectures, which compiler argument to use?		1 punto
	-ax[code]		
	x[code]		
	z[code]		
5.	Which compiler argument should be used to target the architecture on which the code is compiled?		1 punto
	·-×AVX		
	-axMIC-AVX512		
	xhost		
	○ -axAVX		
V	Yo, Marco Antonio Franco, entiendo que enviar trabajo que no es mío generará la desaprobación permanente de este curso y la desactivación de mi cuenta de Coursera.		6 P P
	Obtén más información sobre el Código de Honor de Coursera		
		Guardar	Enviar

Semana 3

La semana 3 se enfoca en OpenMP, sus usos y el tipo de instrucciones que se pueden utilizar para crear hilos dentro de una solución determinada. Se analizan las operaciones Mutex, los ciclos paralelos, etc.

Multiple Cores in Intel Architecture Lectura: Multithreading with OpenMP 10 min ✓ Video: 3.1 Cores and Threads 3 min ✓ Vídeo: Demo: Forks 9 min Lectura: Code Download 10 min OpenMP ✓ Vídeo: 3.2 Creating Threads 4 min. ✓ Vídeo: 3.3 Variable Sharing 1 min. Video: 3.4 Parallel Loops 5 min ☑ Vídeo: 3.5 Data Races Mutexes 4 min. ☑ Vídeo: 3.7 Parallel Reduction 4min Demo ✓ Vídeo: Stencil Introduction 2 min. ✓ Vídeo: Stencil Demonstration 3 min. Lectura: Code Download 10 min Homework ▼ Vídeo: Learn More 1 min Cuestionario: OpenMP 7 preguntas Herramienta externa con calificación: Multithreaded Filtering 1h

Quiz

OpenMP

PUNTOS TOTALES DE 7

1.	OpenMP is a framework for	1 punto
	multiprocessing in distributed-memory systems (clusters)	
	multithreading and vectorization in shared-memory systems	
2.	Which flag is required to compile your OpenMP application with Intel compiler?	1 punto
	○ -fopenmp	
	-qopt-report	
	-xhost	
	-qopenmp	
	O -openmp	
3.	Based on this snippet, which of the following is correct about the number of copies of a variable in memory at runtime if we are using 4 threads?	1 punto
	<pre>int A, B; pragma omp parallel private(B) int C; //code to be executed }</pre>	
	There is a single copy of A and there are 4 copies of both B and C	
	There is a single copy of A and B and there are 4 copies of C	
	There are 4 copies of A, B and C	

4.	Which of these mutexes has the highest performance penalty?	1 punto
	#pragma omp critical	
	#pragma omp parallel	
	#pragma omp atomic	
5.	What is the default number of OpenMP threads in an application running on an Intel Xeon Phi processor 7210 with 4-way hyper-threading? Feel free to look up the technical specifications of this processor model online	1 punto
	O 64	
	O 1	
	O 192	
	O 128	
	256	
6.	Which of the following code snippets has a data race ("race condition"):	1 punto
	Code A:	
	1 #pragma omp parallel for	
	2 3 for (int i = 0; i < n-1; i++)	
	5 A[i] += A[i+1];	
	Code B:	
	1 Wpragma omp parallel for 2	
	3 for (int i = 1; i < n; i++) 4	
	5 A[i] += A[i-1];	
	○ Code B	
	● Code A	
	O Both	

7. Consider the following piece of code for computing (incorrectly?) the mean and standard deviation of 1 punto values in an array: 1 - void ComputeStats(int n, double* x, double & mean, double & stdev) { #pragma omp parallel for 6
7 * for (int i = 0; i < n; i++) {
8 mean += x[i];
9 stdev += x[i]*x[i]; 11 13 mean /= double(n); 14 stdev = sqrt(stdev/double(n) - mean*mean); 15 } What should you change in this code to make it correct and efficient? Add a reduction clause in the parallel pragma Add a #pragma omp critical clause Add a #pragma omp atomic clause Vo, Marco Antonio Franco, entiendo que enviar trabajo que no es mío generará la desaprobación 6 R P permanente de este curso y la desactivación de mi cuenta de Coursera. Obtén más información sobre el Código de Honor de Coursera Guardar **Enviar**

Semana 4

En la semana 4 se habla sobre el acceso a la memoria por parte del procesador, y cómo esta puede ser optimizada dependiendo del caso de uso. En el ejemplo se muestra cómo para un escenario óptimo se pueden distribuir los datos para evitar múltiples lecturas y así suprimir penalidades al tener que leer los datos directamente desde su origen.

Memory Organization in Intel Architecture Lectura: Memory Traffic 10 min Vídeo: 4.1 Cheap Flops 6 min ✓ Vídeo: 4.2 Memory Hierarchy 7 min **High-Bandwidth Memory** ✓ Vídeo: 4.3 High Bandwidth Memory 3 min ☑ Video: 4.4 Memory Allocation 1 min ✓ Video: Stencil Introduction 2 min. ✓ Vídeo: Demo: Stencil with numactl 3 min. ✓ Vídeo: Demo: Stencil with Memkind 3 min. ✓ Video: 4.5 Bypassing Caches 2 min ☑ Vídeo: Stencil Demonstration-Nontemporal 1 min ✓ Vídeo: Stencil Demonstration-Char 3 min. Lectura: Code Download 10 min Caches and Data Locality ✓ Video: 4.6 Locality in Space 7 min. Vídeo: 4.7 Locality in Time 8 min 8 min 1 m Practical Demonstration- Numerical Integration ✓ Video: Integral Introduction 2 min. ✓ Video: Integral Demonstration 28 sec. Lectura: Code Download 10 min Homework ☑ Cuestionario: Memory traffic 8 preguntas Herramienta externa con calificación: Batch FFTs in HBM 1h

Quiz

Memory traffic

PUP	NTOS TOTALES DE 8	
1.	In KNL memory architecture, Cache mode for MCDRAM means:	1 punto
	MCDRAM acts as a cache between L2 cache and DDR4 RAM	
	MCDRAM acts as a cache between L1 cache and L2 cache	
	DDR4 RAM acts as a cache between MCDRAM and L2 cache	
,	Which memory has the lowest access latency in KNL memory organization?	(Tours)
	● L1 cache	1 punto
	L2 cache	
	O MCDRAM	
	O DDR4 RAM	
	0	
3.	What is the flat mode in KNL memory architecture?	1 punto
	MCDRAM is treated as a separate NUMA node	
	O DDR4 is treated as LLC	
	MCDRAM is treated as LLC	
4.	If your application is bandwidth-limited and requires less than 16 GB of memory, which is the easiest and	1 punto
	the most efficient way of running it in high-bandwidth memory (HBM) of an Intel Xeon Phi processor?	
	Run the whole program in the HBM using numact!	
	Allocate bandwidth-critical data in HBM using memkind library	
	Set the processor in the cache mode and run the application without modification	
5.	If your bandwidth-limited application requires more than 16 GB of memory, what are the options that can	1 punto
	be used to run your application in the high-bandwidth memory of an intel Xeon Phi processor?	
	Use numacti	
	✓ Use cache mode	
	The market library	
	✓ Use memkind library	
6.	How to make the Intel compiler implement streaming stores in a loop?	1 punto
	#nragma vector pontemporal	
	✓ #pragma vector nontemporal	
	#pragma vector temporal	

	✓ -qopt-streaming-stores=always
	✓ #pragma vector nontemporal
	#pragma vector temporal
7.	A gas simulation needs to detect collisions between ball-shaped gas particles. The simulation runs on an Intel Xeon processor with 256-bit vector units. Your goal is to achieve the optimum performance in such a simulation. With this in mind, rank the following options for data structures from best to worst.
	Case A:
	1 % struct Ball { 2 // Coordinates of the center of the ball: 3 float x, y, z; 4 float R; 5 // Radius of the ball 6 }; 7 Ball b[1800];
	Case B:
	1 × class Alimelia {
	2 // Coordinates of the centers of the balls: 3 flost x[1000], y[1000], x[1000]; 4 flost x[1000]; 5 // Radii of the balls 6); 7
	B AllBalla by
	Case C:
	1 * struct SmillWetor { 2 float x[0], y[0], z[0]; 3 float B[0]; 6 }; 5
	6 BallVector b[125];
	B is the best, A is the worst A is the best, B is the worst C is the best, A is the worst
В.	When an application reads and updates a single 32-bit floating-point number residing in the main memory, how much data is physically sent from the main memory to the core?
	64 bytes
	○ 32 bytes
	O 16 bytes
Y	Yo, Merco Antonio Franco, entiendo que enviar trabajo que no es mio generará la desaprobación
	Guardar Envier

6. How to make the Intel compiler implement streaming stores in a loop?

1 punto

Semana 5

En la semana 5 se revisa la clusterización y los retos que representa. Cuando múltiples nodos están ejecutando aspectos del mismo programa, estos deben comunicarse para segmentar de forma efectiva los datos, además de facilitar la información requerida por otros nodos. Para funciones del curso se usa la biblioteca MPI, específicamente con el compilador de Intel para ejecutar dichos procesos de comunicación. Se advierte que se debe tener cuidado al ejecutar estos procesos puesto que por defecto son operaciones bloqueantes.

(dado que se completó al tercer intento esta evaluación, no permite mostrar las respuestas dadas)



Certificado y conclusiones

A través de este curso se lograron obtener las nociones básicas para implementar soluciones flexibles que permitan el uso optimizado de procesadores diseñados para la interacción con datos vectorizados, la comunicación entre nodos de estos

procesadores, entre otros aspectos. Sin mencionar el uso de las bibliotecas OpenMP y MPI para la paralelización interna y entre nodos de la solución creada.

Al finalizar el curso se puede obtener el siguiente certificado

