# CSE-COA-LAB-003

# 计算机组成与系统实验

马叶晟<sup>1</sup> 2

5140209064

2016年4月6日

<sup>&</sup>lt;sup>1</sup>email: kimi.ysma@gmail.com <sup>2</sup>上海交通大学,计算机科学与工程系.

## 1 实验介绍

#### 1.1 实验名称

简单的类MIPS单周期处理器的实现:控制单元与运算单元.

#### 1.2 实验目的

理解CPU和ALU的原理.

#### 1.3 实验范围

本次实验将覆盖以下范围:

- 1. ISE 13.4的使用
- 2. 使用VerilogHDL进行逻辑设计
- 3. 编辑UCF
- 4. CPU和ALU的实现

## 2 MIPS处理器概述

### 2.1 MIPS处理器简介

MIPS是精简指令集(RISC)的一种代表,它是80年代最热门的RISC芯片,也是第一种商用的RISC芯片. MIPS的意思是"无内部互锁流水级的微处理器"(Microprocessor without interlocked piped stages), MIPS 同样也可以被解释为million instructions per second,也代表了MIPS是一种运行十分快的指令集. 其机制是尽量利用软件办法避免流水线中的数据相关问题. 它最早是在80年代初期,由斯坦福大学Hennessy教授领导的研究小组制出来.

#### 2.2 MIPS指令结构

MIPS是一种RISC架构的指令集,所有的指令都是32位长的指令. 所有的指令被分为三种格式:

- R-type: opcode, rs, rt, rd, shamt, funct
- I-type: op, rs, rt, immediate
- J-type: op, address

MIPS会根据不同的指令执行相应的操作,对于各种类型的指令,译码的过程如下:

• **R-type**: OpCode传入Ctr模块,译码产生各种控制信号. Rs, rt, rd为相应的读写寄存器. Funct域译码生成运算器控制信号ALUCtr.

- I-type: I-type的opCode的译码与R-type类似,而immediate域通过符号扩展成为运算数.
- J-type: address与PC的低四位连接而成,生成一个32位的地址用于跳转.

# 3 实验内容

#### 3.1 主控制单元模块Ctr的实现

#### 3.1.1 主控制单元概述

由于MIPS采用了RISC架构,因此这给我们主控制单元的实现带来了很大的方便. MIPS的规整的指令集,使得我们能够轻松地通过opCode译码得到一系列的控制信号,这些控制信号使得CPU其余各个模块可以正常运行.

#### 3.1.2 主控制单元模块的端口

主控制单元的输入端口是: opCode.

主控制单元的输出端口是:RegDst, Branch, MemRead, MemToReg, ALUOp, MemWrite, ALUSrc, RegWrite.

#### 3.1.3 主控制单元的译码

对于简化的MIPS指令集, 其译码表如下所示:

input or output	signal name	R-type	lw	sw	beq
	Op5	0	1	1	0
inputs	Op4	0	0	0	0
	Op3	0	0	1	0
	Op2	0	0	0	1
	Op1	0	1	1	0
	Op0	0	1	1	0
outputs	RegDst	1	0	X	X
	ALUSrc	0	1	1	0
	MemToReg	0	1	X	X
	RegWrite	1	1	0	0
	MemRead	0	0	1	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp2	0	0	0	1

表 1: Decoding Table for Simplified MIPS ISA

特别地,对于Jump指令而言,其opCode值为000010. R型指令包括add, sub, and, or, slt. I型指令包括lw, swm beq. J型指令包括j. 根据这个译码表即可写出相应的Verilog代码,注意always块和default的使用. 具体代码见附录一,主控制单元模块的实现比较简单,就不赘述了.

#### 3.2 ALU控制单元模块ALUCtr的实现

#### 3.2.1 ALUCtr模块概述

算术运算控制单元ALUCtr通过主控制模块的ALUOp控制信号判断指令的类型,通过指令后六位的fucnt字段区分R型指令.

#### 3.2.2 算术运算单元的端口

主控制单元的输入端口是: ALUOp, funct. 主控制单元的输出端口是: ALUCtr.

#### 3.2.3 算术运算控制模块的译码

通过ALUOp和funct来得到ALUCtr信号的译码表如下所示:

opCode	ALUOp	funct	ALUop	ALUCtr
lw	00	XXXXXX	add	0010
sw	00	XXXXXX	add	0010
beq	01	XXXXXX	sub	0110
R-type	10	100000	add	0010
R-type	10	100010	sub	0110
R-type	10	100100	and	0000
R-type	10	100101	or	0001
R-type	10	101010	slt	0111

表 2: Decoding Table for ALU Control

注意到,在ALUCtr的译码中,出现了若干个未定项,对于这些未定项不能再使用传统的case语句,而应该使用包含未定项的语句casex语句. 由于这里实现的MIPS指令集并不是完整的,因此事实上很多指令上的设计存在浪费.

ALUCtr的代码实现在附录二中.

#### 3.3 算术运算单元模块ALU的实现

#### 3.3.1 ALU模块概述

算术运算单元ALU根据之前完成的ALUCtr的控制信号,对输入信号input1和input2做相应的算术

运算,并得出结果ALURes

#### 3.3.2 算术运算单元ALU的端口

算术运算单元的输入端口是: input1, input2, ALUCtr. 算术运算单元的输出端口是: zero, ALURes.

#### 3.3.3 算术运算单元模块的译码

算术运算单元ALU的功能很简单,通过传入的控制信号ALUCtr对两个输入的数据进行处理,并输出算术运算结果以及结果是否为0(为跳转和条件跳转设计). 算术运算单元的译码表如下所示:

ALU control lines	Function		
0000	AND		
0001	OR		
0110	add		
0111	set on less than		
1100	NOR		

表 3: Decoding Table for ALU

ALU模块的实现也比较简单, 主要的组成部分就是一个always块. 具体的代码实现见附录3.

#### 3.4 实验仿真

#### 3.4.1 主控制单元模块Ctr的仿真

在Ctr模块的仿真中,我使用的测试样例如下所示:

```
#100 opCode = 6'b000010; // jump

#100 opCode = 6'b000000; // R type

#100 opCode = 6'b100011; // lw

#100 opCode = 6'b101011; // sw

#100 opCode = 6'b000100; // beq
```

实验仿真的波形图如下所示:




图 1: Ctr模块测试波形图

#### 3.4.2 算术运算控制单元ALUCtr的仿真

在ALUCtr模块的仿真中,我使用的测试样例如下所示:

```
#100 {alu0p, funct} = 8'b00xxxxxx;
#100 {alu0p, funct} = 8'bx1xxxxxx;
#100 {alu0p, funct} = 8'b1xxx0000;
#100 {alu0p, funct} = 8'b1xxx0010;
#100 {alu0p, funct} = 8'b1xxx0100;
#100 {alu0p, funct} = 8'b1xxx0101;
#100 {alu0p, funct} = 8'b1xxx1010;
```

实验仿真的波形图如下所示:



图 2: ALUCtr模块测试波形图

#### 3.4.3 算术运算单元ALU的仿真

在ALU模块的仿真中,我使用的测试样例如下所示:

```
#100 aluCtr = 4'b0000;
       2
3
4
5
       input2 = 32'b00000000000000011111111111111111;
    #100 aluCtr = 4'b0001; // or
       6
7
       8
9
    #100 aluCtr = 4'b0010; // add
10
       input1 = 1;
       input2 = 7;
11
12
    #100 aluCtr = 4'b0110; // sub
input1 = 32;
13
14
```

```
15
            input2 = 16;
16
17
       #100 aluCtr = 4'b0110;
18
            input1 = 1;
19
            input2 = 1;
20
21
       #100 aluCtr = 4'b0111; // set on less than
22
            input1 = 512;
23
             input2 = 511;
24
25
       #100 aluCtr = 4'b0111;
26
            input1 = 0;
27
            input2 = 4;
28
29
       #100 aluCtr = 4'b1100; // NOR
30
            input1 = 0;
            input2 = 1;
31
```

实验仿真的波形图如下所示:



图 3: ALU模块测试波形图

## 4 实验心得体会

这次实验相比于之前的实验稍微复杂了一些,也是我们之后要完成的MIPS处理器中的一部分. 在主控制单元模块Ctr、算术运算控制单元ALUCtr和算术运算单元ALU的实现中,我们做的工作总体来说还是比较机械的,即简单地实现了相应的输入输出端口的设置和相关的译码工作. 然而,虽然这些工作都很简单,在其中我们学习到的module的实现和实例化方法、if,case等语句都为我们之后实现完整的CPU打下了基础. 特别是VerilogHDL特有的always块等语法结构,对于我们这些只学过C,C++等高级语言却从未接触过硬件语言的学生来说,理解上还是存在一些困难. 在理解了这些硬件编程语言特有的语法后,我们之后从事较为复杂的多周期流水线CPU的设计时就能轻松很多了.

### 附录1

主控制模块的Verilog代码实现:

```
module Ctr(
        opCode,
 2
3
4
5
        regDst,
        aluSrc,
        memToReg,
 6
7
        regWrite,
        memRead,
 8
        memWrite,
 9
        branch,
10
        aluOp,
11
        jump
12
        );
13
14
        input [5:0] opCode;
15
        output regDst;
16
        output aluSrc;
17
        output memToReg;
output regWrite;
18
19
        output memRead;
20
        output memWrite;
21
        output branch;
22
        output [1:0] aluOp;
23
        output jump;
       reg regDst;
reg aluSrc;
reg memToReg;
reg regWrite;
reg memRead;
24
25
26
27
28
        reg memWrite;
29
30
        reg branch;
31
        reg [1:0] aluOp;
32
        reg jump;
33
34
        always @(opCode)
35
        begin
        case (opCode)
6'b000010: // jump
36
37
38
             begin
39
                  regDst = 0;
40
                  aluSrc = 0;
41
                  memToReg = 0;
42
                  regWrite = 0;
43
                  memRead = 0;
44
                  memWrite = 0;
45
                  branch = 0;
                  aluOp = 2'bOO;
jump = 1;
46
47
48
             end
49
             6'b000000: // R type
50
             begin
51
                  regDst = 1;
52
                  aluSrc = 0;
53
                  memToReg = 0;
                  regWrite = 1;
54
55
                  memRead = 0;
56
                  memWrite = 0;
57
                  branch = 0;
```

```
58
                  aluOp = 2'b10;
59
                  jump = 0;
60
             end
61
             6'b100011: // lw
62
             begin
                  regDst = 0;
63
64
                  aluSrc = 1;
65
                  memToReg = 1;
66
                  regWrite = 1;
                  memRead = 1;
67
                  memWrite = Ó;
68
                  branch = 0;
aluOp = 2'b00;
69
70
71
                  jump = 0;
72
             {\tt end}
73
             6'b101011: // sw
 74
             begin
 75
                  regDst = 0;
                  aluSrc = 1;
76
77
                  memToReg = 0;
 78
                  regWrite = 0;
                  memRead = 0;
79
80
                  memWrite = 1;
81
                  branch = 0;
                  aluOp = 2,bOO;
82
                  jump = 0;
83
84
             end
85
             6'b000100: // beq
86
             begin
87
                  regDst = 0;
                  aluSrc = 0;
88
89
                  memToReg = 0;
90
                  regWrite = 0;
                  memRead = 0;
91
92
                  memWrite = 0;
                  branch = 1;
93
                  aluOp = 2, bO1;
94
95
                  jump = 0;
96
             {\tt end}
97
             default:
98
             begin
99
                  regDst = 0;
100
                  aluSrc = 0;
                  memToReg = 0;
regWrite = 0;
101
102
                  memRead = 0;
103
104
                  memWrite = 0;
105
                  branch = 0;
                  aluOp = 2,bOO;
106
                  jump = 0;
107
108
             end
109
        endcase
110
        end
111 endmodule
```

# 附录2

算术运算单元控制模块的Verilog代码实现:

```
module aluCtr(
 2
       aluOp,
 3
4
5
6
7
       funct,
       aluCtr
       );
       input [1:0] aluOp;
 8
       input [5:0] funct;
 9
       output [3:0] aluCtr;
10
11
       reg [3:0] aluCtr;
12
13
       always @ (aluOp or funct)
14
       casex ({aluOp, funct})
15
            8'b00xxxxxx: aluCtr = 4'b0010;
            8'bx1xxxxxx: aluCtr = 4'b0110;
8'b1xxx0000: aluCtr = 4'b0010;
16
17
            8'b1xxx0010: aluCtr = 4'b0110;
18
            8'b1xxx0100: aluCtr = 4'b0000;
19
20
            8'b1xxx0101: aluCtr = 4'b0001;
21
            8'b1xxx1010: aluCtr = 4'b0111;
22
            default: aluCtr = 4'b0000;
23
       endcase
  endmodule
```

## 附录3

算术运算单元模块的Verilog代码实现:

```
module Alu(
 2
       input1,
       input2,
 4
5
6
7
       aluCtr,
       zero,
       aluRes
       );
 8
 9
       input [31:0] input1;
10
       input [31:0] input2;
11
       input [3:0] aluCtr;
12
       output zero;
13
       output [31:0] aluRes;
14
15
       reg zero;
16
        reg [31:0] aluRes;
17
        always @ (input1 or input2 or aluCtr)
18
19
        begin
20
        case (aluCtr)
21
        4'b0000: // and
22
            aluRes = input1 & input2;
23
        4'b0001: // or
24
            aluRes = input1 | input2;
25
        4'b0010: // add
26
            aluRes = input1 + input2;
27
        4'b0110: // sub
28
            aluRes = input1 - input2;
```

```
4'b0111: // set on less than begin
29
30
31
32
33
34
                aluRes = input1 - input2;
if (aluRes[31] == 0) aluRes = 0;
                 else aluRes = 1;
                end
          4'b1100: // NOR
aluRes = ~(input1 | input2);
35
36
37
           default:
38
                aluRes = 0;
39
           endcase
          if (aluRes == 0) zero = 1;
else zero = 0;
40
41
42
          end
43 endmodule
```