多通道亚纳秒级时间数字转换器与延迟校准单元

摘要

面向高精度时间间隔测量与多路同步触发需求，本作品设计了多通道亚纳秒级时间数字转换器与延迟校准单元。系统以 FPGA 为核心，提供 1 路起始参考和 4 路停止输入，通过共享飞轮粗计数器与 CARRY4 进位链细测量实现粗细结合的时间量化，并利用温度计码计“1”方法提取细时间信息。Calculate 模块重建各路到达时间、计算通道偏差，驱动 Delay 模块按 2500 ps 阈值选择移位寄存器 FIFO 粗补偿或 IDELAYE2 细补偿；UART 周期性回传四路结果。系统按 400 MHz 高速测量与补偿、200 MHz 计算与通信进行时钟域划分，配套 IDELAYCTRL 延迟参考校准。原论文提供了模块结构、原语例化和 Vivado 功能仿真波形，支持测量—计算—补偿链路及同步输出功能的验证。分辨率优于 50 ps、量程 0～100 s 为设计目标；原文报告的同步残余偏差 80 ps 以内和最大 75 ns 补偿范围，尚缺少可复核的仪器测量与误差统计，不能视为实测结论。作品的工程价值在于将多通道时间量化、偏差判别与可编程延迟执行集成于可重构 FPGA 平台。

第一部分　作品概述

1.1 功能与特性

系统同时测量统一 start 起始沿与 4 路 stop 首次到达上升沿之间的时间间隔。四路停止输入共享测量起点，各路独立锁存粗计数与延迟链抽头信息，全部捕获后输出 tdc_valid。随后根据通道到达时间差生成补偿配置，对先到达信号插入延迟，输出四路 sig_sync 及 align_valid。测量结果通过 UART 每 3 s 上报一次。原论文规定输入信号脉宽不小于 5 ns；其正弦波输入适配条件及前端整形电路未给出，实际使用前需核实。

1.2 应用领域

作品适用于多路触发信号的时间间隔记录与同步采集前端，可为高精度时间测量、高速触发同步等系统提供时间量化及通道偏差修正功能。结合原论文背景，其技术路线可用于激光测距、高能物理事件计时和导航定位中的时间

测量环节[1-3]。上述场景属于应用方向，论文未提供对应整机的测距误差、定位精度或现场运行数据；实际接入仍需完成信号电平适配、输入整形和系统级标定。

1.3 主要技术特点

采用 FPGA 内部逻辑与专用原语实现核心测量和补偿，不依赖外部专用 TDC 芯片。粗计数覆盖长时间间隔，CARRY4 级联延迟链量化亚周期余量；基于温度计码中“1”的数量形成细时间编码，降低单一跳变定位对气泡码的敏感性。多通道共享粗计数，分别保存停止事件；根据 skew 自动选择整数周期粗延迟或 IO 细延迟。400 MHz 与 200 MHz 分域降低计算和通信逻辑的高速时序压力，IDELAYCTRL 提供细延迟参考校准。计“1”并不等于完成延迟链非线性标定。

1.4 主要性能指标

表 1-1 主要性能指标

指标	数值/状态
通道	1 起始＋4 停止（设计）
分辨率/量程	<50 ps / 0～100 s（目标）
时钟	400/200 MHz（方案）
残差	≤80 ps（原文报告，未实测）
补偿	75 ns（配置推导）；细调 2418 ps
UART	9600 bps，8N1，3 s/次（设计）

1.5 主要创新点

（1）共享飞轮计数与并行 CARRY4 细测量结合，兼顾多通道扩展和亚周期量化。（2）以温度计码计“1”提取 tap，降低对单个码边沿定位的依赖。（3）按通道 skew 自适应选择 FIFO 粗补偿或 IDELAYE2 细补偿。（4）高速测量/补偿与低速计算/通信分域，形成模块化测量—配置—执行链路。

1.6 设计流程

设计流程：需求与指标分解→粗细测量方案论证→TDC、Calculate、Delay、UART 及 PLL 划分→Verilog 与原语/IP 例化→Vivado Simulator 功能仿真→检

查捕获、模式切换和同步输出。后续以布局时序分析、码密度标定及仪器测试补齐物理精度验证；这些属于待完成验证。

第二部分　系统组成及功能说明

1.7 整体介绍

系统由 PLL 时钟产生、TDC 测量、Calculate 计算、Delay 补偿、UART 发送及 ILA 观测逻辑组成，整体连接见图 2-1。统一 start 向 4 路测量通道提供参考；四路 sig_in 分别进入测量与补偿链路。TDC 输出各路 coarse、tap 及 tdc_valid，Calculate 将这些数据重建为时间值，比较最大与最小到达时间，再输出 direct_mode、delay_count 与 calculate_valid。Delay 接收配置后驱动延迟资源，输出 sig_sync[3:0]和 align_valid。UART 读取锁存的测量结果，ILA 用于观测关键内部信号。




图 2-1 FPGA 系统实现框图（原论文图 2-5）

图 2-1 保留原论文系统实现框图，其中每路独立列出粗计数结果接口。共享飞轮计数的算法说明来自原论文第 2 章；该图用于说明模块接口，不据此认定底层实际例化了四个独立运行的计数器。原文另有“FPGA—CPU—上位机”概念框图，与后文 FPGA 内 Calculate 实现不一致。本报告以详细模块实

现及第 5 章仿真链路为叙述依据，不将独立 CPU 或上位机参数下发功能列为已完成成果。

1.8 硬件系统介绍

2.2.1 硬件整体介绍

原论文摘要、第 4 章器件介绍及系统实现框图均指向 Xilinx Kintex-7 XC7K325T，故正文统一采用这一型号；原文少数段落出现 XC7A325T，实际器件封装、速度等级及工程目标器件仍需结合原始工程核验。论文未提供开发板型号、完整原理图、引脚约束或板卡照片。

核心资源包括 CARRY4 快速进位单元、采样触发器与寄存器阵列、PLL 时钟资源、IDELAYE2 可编程延迟和 IDELAYCTRL 参考校准单元。CARRY4 构成细测量链；IDELAYE2 按配置调节通道延迟；IDELAYCTRL 使用 200 MHz 参考时钟。外部接口包括差分时钟输入、低有效复位 RST_N、start、四路 sig_in、四路 sig_sync 及 UART_TX。接口电平、阻抗、引脚及正弦波比较整形方案均未在材料中完整给出。

2.2.2 机械设计介绍

本作品材料主要涉及FPGA逻辑及时间测量算法，不涉及专门机械结构设计。未提供机箱、夹具、结构件或 CAD 成果，不附无依据的机械图或其他设备照片。

2.2.3 电路各模块介绍

输入与时钟：start 作为统一参考，sig_in[3:0]作为停止输入；PLL 从差分时钟产生 400 MHz 及 200 MHz 两路时钟。原文第 5 章与 PLL 例化支持 200 MHz 差分输入，另有 10 MHz 晶振文字，输入源仍列为待核实项。

测量与采样：每路延迟链由 38 个 CARRY4 级联构成，停止事件在链上逐级传播，随后由基准时钟沿并行锁存抽头电平。寄存器阵列保存粗计数及细码，送入计“1”编码器。

延迟执行：四路独立移位寄存器阵列在 clk_400m 下移位，用抽头深度实现整数周期延迟；IDELAYE2 以 VAR_LOAD 方式装载 5 位抽头数，并配套 IDELAYCTRL。两类资源通过模式选择逻辑形成补偿输出。

通信与观测：UART_TX 按 9600 bps、8N1 输出 ASCII 格式测量值，ILA 观测 start、sig_sync 及有效标志。论文没有 RS232 电平转换电路或 PCB 布线资料，因此以上属于 FPGA 内部逻辑和原语结构说明，不能作为已完成 PCB 原理图或板级电气验证的证据。

1.9 软件系统介绍

2.3.1 软件整体介绍

设计采用 Vivado 2020.2，以 Verilog 描述 FPGA 逻辑，并调用 PLL IP 与 CARRY4、IDELAYE2、IDELAYCTRL 等原语。功能验证使用 Vivado Simulator，ILA 和串口接收作为原文提出的调试手段。现有材料展示了模块连接与仿真波形，但未附完整工程、约束文件或综合实现报告。

本文“软件”主要指 FPGA 硬件描述、状态机及通信控制逻辑。上位机功能按串口接收与显示测量值描述，原论文未提供独立 GUI 截图、源代码或交互测试记录，不将实时查询、参数下发和历史存储认定为已实现功能。

2.3.2 软件各模块介绍

（1）PLL 与时钟域。输入为差分参考时钟和复位，输出 clk_400m、clk_200m 及 locked。图 2-2 为原论文 PLL 例化截图：TDC 和 Delay 使用 400 MHz，Calculate、UART 及 IDELAYCTRL 使用 200 MHz。原文局部仍有粗计数 200 MHz、周期 5 ns 的旧表述；本报告按系统框图、第 5 章及 COARSE_PERIOD_PS=2500 的参数一致性解释高速域，但实际工程时钟约束仍待核验。

```
// ----------------------------------------------------------------------
// 1. PLL 时钟模块（生成 200MHz / 400MHz 时钟）
// 例化名称 clk_inst，端口与原设计保持一致
// ======================================================================
clk clk_inst (
  .clk_out1  (clk_400m),  // TDC / Delay 模块时钟 400MHz
  .clk_out2  (clk_200m),  // Calculate / IDELAYCTRL 参考时钟 200MHz
  .reset     (~rst_n),
  .locked    (locked),
  .clk_in1_p (clk_200m_p),
  .clk_in1_n (clk_200m_n)
);

// ======================================================================
```

图 2-2 PLL 时钟模块例化（原论文图 4-1）

（2）共享粗计数。start 上升沿开启一次测量，4 路停止事件分别捕获当前计数；所有停止通道完成后结束并清零，等待下一次 start。当各路输入周期不

同，取测量启动后各路首次上升沿。飞轮计数关系见图 2-3。输出为四路 coarse 与完成标志；共享计数省去重复计时逻辑，但各通道的捕获寄存器仍需独立。




图 2-3 飞轮计数法原理（原论文图 2-2）

（3）CARRY4 细测量。各路停止输入进入延迟链，紧接其后的基准时钟上升沿将抽头电平冻结为温度计码，结构见图 2-4。编码器统计锁存码中的“1”，输出二进制 tap，表示信号在链上已经传播的细时间。原文采用 38 个 CARRY4 覆盖一个周期，但未给出完整布局约束和码宽标定结果；计“1”只能缓解部分气泡码影响，不能替代 DNL/INL 校正。




图 2-4 CARRY4 细测量延迟链（原论文图 2-3）

（4）Calculate 时间重建。输入为四路 coarse、tap 与同步后的 tdc_valid，输出各路延迟配置、direct_mode 及 calculate_valid。图 2-5 保留原论文例化参数：粗周期 2500 ps、MAX_DELAY_COARSE=30、各路 TAPi_PS=40。该 40

ps 是计算模型参数，不能据此证明实际分辨率优于 50 ps，也不能与 IDELAYE2 的 78 ps 补偿步进混为一谈。

```
// 4. Calculate 时延计算模块（原生 200MHz 时钟）
// 输入：TDC输出的coarse/tap、同步后的有效信号 tdc_valid_sync2
// 输出：延时配置值、模式选择、计算有效 calculate_valid
// ============================================================================
calculate #(
   .COARSE_PERIOD_PS (2500),
   .MAX_DELAY_COARSE (30),
   .TAP0_PS          (40),
   .TAP1_PS          (40),
   .TAP2_PS          (40),
   .TAP3_PS          (40)
) u_calculate (
   .clk_200m     (clk_200m),
   .rst_n        (logic_rst_n),

   .coarse0      (tdc_coarse0),
   .coarse1      (tdc_coarse1),
   .coarse2      (tdc_coarse2),
   .coarse3      (tdc_coarse3),

   .tap0         (tdc_tap0),
   .tap1         (tdc_tap1),
   .tap2         (tdc_tap2),
   .tap3         (tdc_tap3),

   .valid_in     (tdc_valid_sync2),

   .direct_mode  (direct_mode),
   .delay_count0 (delay_count0),
   .delay_count1 (delay_count1),
   .delay_count2 (delay_count2),
   .delay_count3 (delay_count3),

   .valid_out    (calculate_valid),
   .uart_tx      (uart_tx)
);
```

图 2-5 Calculate 计算模块例化（原论文图 4-4）

粗细关系按原论文计数定义可写为式（1）；实现时若将粗计数边界偏移吸收到 C_i 中，则采用式（2）。其中 N_i 为原理图计数，C_i 为与实现约定一致的完整周期数，k_i 为计“1”得到的 tap，τ_i 为对应通道的细时间换算参数。两种表达式的差别来自计数起止约定，必须用跨周期边界用例确认，不能任意增减一个周期。

$$\Delta t_i = (N_i - 1)T - \Delta t_{1,i} \qquad (1)$$

$$t_i = C_i T - k_i \tau_i \qquad (2)$$

计算四路到达时间的最大值与最小值，按式（3）得到 skew。以最晚到达通道为目标，较早通道所需补偿为式（4）。原文模式规则为 skew<2500 ps 时 direct_mode=1，选择 IDELAYE2 细调；skew≥2500 ps 时 direct_mode=0，选择移位 FIFO 粗调。粗补偿周期由各路粗计数与最大粗计数之差得到，见式（5）。现有资料未完整说明大偏差模式下亚周期余量是否再次细调，不能宣称任意输入均能消除全部残差。

$$skew = max(t_i) - min(t_i),\ i = 0, 1, 2, 3 \qquad (3)$$

$$d_i = max(t_j) - t_i,\ j = 0, 1, 2, 3 \qquad (4)$$

$$q_i = max(coarse_j) - coarse_i \qquad (5)$$

（5）Delay 延迟执行。输入包括 sig_in、模式选择、各路粗周期数/细抽头数及有效信号。粗模式下，每个 400 MHz 沿将输入移入寄存器阵列，按 coarse_cnt0～3 选取对应深度；以同一时钟输出。细模式下，状态机锁存四路 delay_count，通过一个时钟宽度的 LD 加载脉冲写入 IDELAYE2 的 CNTVALUEIN，然后由 DATAOUT 输出延迟信号。完成配置后给出 align_valid，sig_sync 输出四路补偿信号。该标志表示配置流程完成，物理同步误差仍需独立测量。

IDELAYE2 使用 0～31 的抽头设置，原文以 78 ps 为步进参数，可编程增量上限见式（6）。31×78=2418 ps，小于 2500 ps 模式阈值，因此不能照搬原文“刚好覆盖整个周期”的结论。2418～2500 ps 区间的饱和、换挡或组合补偿处理未说明，列为待核实边界。75 ns 仅可由 30×2.5 ns 推得配置量级，不等于已经完成全范围测试。

$$Dfine,max = 31 \times 78\,ps = 2418\,ps \qquad (6)$$

（6）跨时钟域与 UART。原文将 400 MHz 域 tdc_valid 经两级寄存器同步至 200 MHz 域，再读取 coarse/tap；本报告保留这一实现描述。多位总线还需保证数据稳定窗口，窄有效脉冲也需确保被接收，现有资料未给出完整握手或 CDC 报告，不能仅凭两级打拍认定全部跨域数据安全。UART 每 3 s 锁存四路 32 位延迟值，将二进制转换为 ASCII 字符串，再由状态机逐字节发送，格式为 9600 bps、8 数据位、1 停止位、无校验。32 位发送字段与 0～100 s 目标的表示范围关系仍需核实。

第三部分　完成情况及性能参数

3.1 整体介绍

原论文已完成需求和测量方案论证、FPGA 模块划分、粗细时间测量与双模式补偿逻辑说明，并提供 PLL、Calculate 例化截图和 Vivado 功能仿真波形。

可确认的成果是架构设计与功能链路验证，尚不能由现有材料独立复核完整工程、板级下载、时序收敛或皮秒级物理精度。论文列出了信号发生器、示波器、ILA 和串口工具，但未提供示波器读数、测量记录、误差分布或硬件照片，因此不将仪器测试工具清单等同于实测完成证明。

3.2 工程成果

3.2.1 机械成果

未提供独立机械设计或加工实物成果。本报告不添加机械照片、机箱图或 CAD 占位示例。

3.2.2 电路成果

电路设计成果体现为图 2-1 的 FPGA 系统架构及图 2-3、图 2-4 的关键测量结构：统一起始参考、四路停止捕获、CARRY4 延迟链与触发器阵列、Calculate 参数生成、IDELAYE2/移位寄存器双模式执行。PLL 和 Calculate 例化为原文给出的模块实现证据。现有材料没有完整板级原理图、PCB 布局图、引脚约束、资源利用表或静态时序报告，不能给出已验证的逻辑利用率、时序裕量或电气指标。

3.2.3 软件成果

图 3-1 直接提取原论文图 5-1。波形显示四路 sig_in 存在相位差，补偿后 sig_sync 各位在所示时段出现共同边沿，align_valid 为有效状态，可支持该激励下同步输出功能的定性判断。该截图未完整展开 coarse、tap、direct_mode 及 calculate_valid 等内部信号，模式判定过程依据原文第 5.2 节的文字分析，不能由这张截图独立复核所有模式边界。




图 3-1 四路同步功能仿真波形（原论文图 5-1）

UART 模块具备原文描述的锁存、ASCII 转换和逐字节发送流程。图 3-1 中 uart_tx 在展示窗口内保持高电平，并非一帧完整串口传输证据；材料未附串口接收截图或逐字节核对记录，因此仅认定通信方案与逻辑描述，不宣称串口端到端测试全部通过。

3.3 特性成果

功能链路按原论文第 5.2 节描述为：start 启动测量→四路首次 stop 捕获→tdc_valid 有效→重建到达时间并计算 skew→选择粗/细模式→加载配置→align_valid 及同步输出。图 3-1 支持输入相位差收敛的现象；其横轴为纳秒级窗口，无法直接分辨并验证 80 ps 残余偏差。各项性能及验证状态汇总见表 3-1。

原文摘要及结论报告“优于 50 ps”“0～100 s”“80 ps 以内”“75 ns”等数值，但第 5.2 节同时明确功能仿真主要验证状态机、数据通路和模式切换，CARRY4 与 IDELAYE2 的实际精度需结合布局和仪器进一步验证。本报告因此将前两项列为设计目标，将后两项列为原文报告值/配置推导范围，并单列证据不足之处。

另需核验量程的数字表示：系统框图标注 coarse[15:0]，若直接按 2.5 ns 计时，16 位计数对应约 163.84 μs 的计数跨度（2^16×2.5 ns），不足以证明 100 s 量程。UART 每路 32 位字段若采用无符号整数皮秒单位，最大约 4.295 ms，

也不足以表达 100 s。以上为依据图示位宽的算术核查，不是实际硬件量程测试结果；需确认是否存在扩展计数、单位缩放或分段协议。

表 3-1 性能与完成状态汇总

项目	原文数值/功能	证据与状态
多通道测量	1 start＋4 stop	架构及功能仿真；首次沿捕获按原文说明
测量分辨率	优于 50 ps	设计目标；图 4-4 为 40 ps/tap 模型参数，缺码密度及精度实测
测量量程	0～100 s	设计目标；16 位 coarse 图示不足以证明，待核实位宽
双时钟	400/200 MHz	系统图及 PLL 例化；无实际约束/时序报告
细补偿	78 ps/步，0～31 档	配置参数；增量上限 2418 ps，未提供扫描测试
模式切换	阈值 2500 ps	原文仿真文字描述；缺边界用例及大偏差残差验证
同步偏差	80 ps 以内	原文仿真结论报告；现有波形不足以量化，未实测
粗补偿范围	最高 75 ns	30 周期×2.5 ns 的配置推导；无全范围实测
UART	9600 bps、8N1、每 3 s 发送	实现描述；无完整帧及上位机接收记录
资源/时序	原文定性称占用低、稳定	无利用率与静态时序数据，不给出量化结论

第四部分　总结

4.1 可扩展之处

原文指出测量卡死风险及串口缺少实时查询，后续应增加超时退出、异常复位和重复触发处理，扩展查询与参数配置协议。进一步规划包括码密度标定、CARRY4 各 bin 宽度与 DNL/INL 修正、布局一致性约束及 PVT 条件测试；

完善跨域握手与数据稳定机制，核验计数/传输位宽和单位；补测 2418～2500 ps 边界及大偏差模式的亚周期残差。上述均为后续优化与验证安排，尚未作为本作品已完成成果。

4.2 心得体会

从工程方法看，模块化划分使时间捕获、数值运算、延迟执行和通信能够分别定义接口与验证条件。共享粗计数与独立停止捕获减少重复计时逻辑，而各通道细延迟链仍需要独立布局与标定。粗细拼接不能只验证一般输入，还要明确起止沿、采样沿及计数偏移，覆盖整数周期附近的跳变，避免产生整周期误差。

高频域划分应以实际时钟树和约束为依据。将运算与通信放在 200 MHz 域可以降低其设计压力，但 400 MHz 测量、异步输入捕获以及多位结果传递仍需结合静态时序、CDC 和布局结果评价。有效信号两级同步仅解决部分控制问题，不能替代总线一致性与采样窗口的验证。

测量分辨率、补偿步进和同步残余误差是不同指标。CARRY4 的 tap 换算参数不等于 IDELAYE2 抽头步进，功能仿真中边沿重合也不等于皮秒级仪器实测。将目标、模型参数、仿真现象和实测证据分开记录，有助于形成可复核的工程报告。后续应以统一参数表、完整测试激励和原始测量记录闭合证据链，并针对超时、模式阈值、计数溢出及串口表示范围逐项验证。以上总结依据已有设计材料，不涉及未经证实的个人研发经历。

第五部分　参考文献

[1] TANCOCK S, ARABUL E, DAHNOUN N. A review of new time-to-digital conversion techniques[J]. IEEE Transactions on Instrumentation and Measurement, 2019, 68(10): 3406-3417.

[2] 李孝辉, 杨旭海, 刘娅, 等. 时间频率信号的精密测量[M]. 北京: 科学出版社, 2010.

[3] 吴嗣, 郭颖, 李铭, 等. 高精度多波束激光雷达时间间隔并行测量技术研究[J]. 红外, 2016, 37(7): 23-28.