



Éléments de mémoire et bascule (LAT)

Course Conception Numérique (CNum)


Hes·so VALAIS WALLIS
Haute Ecole d'Ingénierie
Hochschule für Ingenieurwissenschaften

Orientation: Systèmes industriels (Synd)
Spécialisation: Infotronics (IT)
Cours: Conception Numérique (CNum)
Auteurs: Silvan Zahno, Christophe Bianchi, François Corthay, Pierre Pompili
Date: 03.11.2026



Contenu


1 Introduction 3
2 Éléments de mémoire 4
2.1 Élément de mémoire (latch) 4
2.2 Élément de mémoire SR 4
2.2.1 Équation caractéristique 4
2.2.2 Analyse de l'SR-Latch (élément de mémoire SR): modèle combinatoire 5
2.2.3 Analyse de l'élément de mémoire SR: modèle asynchrone 5
2.3 Élément de mémoire D 6
3 Bascule (Flipflop) 7
3.1 Bascule D (D-Flipflop) 7
3.1.1 Equation caractéristique 8
3.1.2 Définition: instant d'horloge 8
3.2 Bascule E (E-Flipflop) 8
3.3 Bascule T (T-Flipflop) 9
3.4 Entrées asynchrones 9
Glossaire 11



1 Introduction

Dans les systèmes logiques séquentiels, les sorties ne dépendent pas uniquement des valeurs actuelles des entrées mais aussi des valeurs passées. A cet effet, les systèmes logiques séquentiels comprennent des éléments de mémorisation, et les sorties dépendent des entrées et de valeurs internes mémorisées par le système.

Les composants spécifiques aux systèmes logiques séquentiels se divisent en deux catégories: les **éléments de mémoire** et les **bascules**. Les éléments de mémoire sont sensibles au niveau de leurs signaux de commande, alors que les bascules sont sensibles à un flanc d'horloge.



2 Éléments de mémoire

2.1 Élément de mémoire (latch)

L'élément latch (élément de mémoire) le plus simple est composé de 2 inverseurs avec une boucle de rétroaction, comme représenté à la Figure 1. Les inverseurs servent à maintenir indéfiniment le signal mémorisé.




Figure 1 - Élément de mémoire

La donnée que contient cet élément de mémoire peut être lue mais ne peut pas être modifiée. Pour ajouter un accès en écriture, cet élément de mémoire peut être modifié de différentes manières.



Du fait de la boucle de rétroaction, les éléments de mémoire ont généralement deux sorties complémentaires.

2.2 Élément de mémoire SR

Dans un SR-Latch (élément de mémoire SR), on ajoute une fonction ET et une fonction OU dans le but de mettre respectivement à zéro (reset) ou à un (set) le signal mémorisé, comme présenté à la Figure 2. La Table 1 donne le modèle de fonctionnement de l'élément de mémoire SR.




Figure 2 - Élément de mémoire SR

s	r	q	$\bar{q}$	fonction
0	0	inchangé		mémorisation
0	1	0	1	mise à zéro
1	0	1	0	mise à un
1	1	0	0	(déconseillé)

Table 1 - Fonctionnement de l'élément de mémoire SR

2.2.1 Équation caractéristique

L'équation booléenne qui décrit le fonctionnement de l'élément de mémoire est appelée characteristic equation (équation caractéristique).

Pour un élément de mémoire SR, l'équation caractéristique est:

$$q = s + \bar{r}q \tag{1}$$

L'apparition du signal q de chaque côté de l'équation rapelle la boucle de contreréaction.

2.2.2 Analyse de l'élément de mémoire SR: modèle combinatoire

Pour déterminer le fonctionnement de l'élément de mémoire, on peut couper la boucle de contre-réaction, établir la table de vérité du système devenu combinatoire et ne conserver que les lignes de la table où les 2 côtés de la ligne coupée sont identiques. Ceci est représenté à la Figure 3.




Figure 3 - Analyse avec le modèle combinatoire

La Table 2 donne le résultat de cette analyse. En enlevant les lignes non valides de cette table, on obtient la Table 1.

s	r	x	q	$\bar{q}$	valide
0	0	0	1	0	✓
0	0	1	0	1	✓
0	1	0	0	1	×
0	1	1	0	1	✓
1	0	0	1	0	✓
1	0	1	0	0	×
1	1	0	0	0	✓
1	1	1	0	0	×

Table 2 - Fonctionnement de l'élément de mémoire SR

2.2.3 Analyse de l'élément de mémoire SR: modèle asynchrone

Une autre méthode d'analyse consiste à faire une simulation temporelle de l'élément de mémoire, comme le présente la Figure 4. Pour bien pouvoir comprendre le fonctionnement du circuit lors de la commutation, il est préférable de tenir compte du délai de commutation associé à chaque porte.





Figure 4 - Analyse avec le modèle asynchrone

On remarque à la Figure 4 que la transition $\{s = 1, r = 1\}$ de $\{s = 0, r = 0\}$ à peut mettre l'élément de mémoire SR en oscillation. Une possibilité d'échapper à ce problème est d'interdire la condition $\{s = 1, r = 1\}$, laquelle ne remplit par ailleurs pas la condition $q = \bar{q}$.



L'analyse avec le modèle asynchrone se prête difficilement à une analyse exhaus- tive. Par contre, elle fait apparaître des problèmes de fonctionnement que l'analyse avec le modèle combinatoire ne permet pas de trouver.

L'analyse présentée à la Figure 4 montre que le délai de porte dépend du type de commutation. Ainsi, la transistion de `'1'` à `'0'` de la sortie q s'effectue avec 1 délai de porte NOR, alors que transistion de `'0'` à `'1'` de la sortie q s'effectue avec 2 délais de porte NOR.

2.3 Élément de mémoire D

Dans un D-Latch (élément de mémoire D), un multiplexeur permet de couper la boucle de contre-réaction pour charger une nouvelle valeur, comme présenté à la Figure 5.




Figure 5 - Élément de mémoire D

La Table 3 donne le modèle de fonctionnement de l'élément de mémoire D.


g	d	q	fonction
0	0	inchangé	mémorisation
0	1		
1	0	0	chargement de la valeur de d
1	1	1	

Table 3 - Fonctionnement de l'élément de mémoire D

L'équation caractéristique de l'élément de mémoire D est:

$$q = \bar{g}q + gd \tag{2}$$

Les éléments de mémoire sont les composants les plus simples des systèmes séquentiels. Les machines travaillant de manière synchronisée sur une horloge de référence utilisent habituellement des composants plus élaborés: **les bascules**.



3 Bascule (Flipflop)

3.1 Bascule D (D-Flipflop)

Une D-Flipflop (bascule D) se réalise généralement par la mise en cascade de 2 éléments de mémoire D: un master (maître) suivi d'un slave (esclave). Ceci est illustré à la Figure 6.




Figure 6 - Bascule D

Le fonctionnement de la bascule D peut s'expliquer comme suit:

- Lorsque le signal *clk* est à `'0'`, le premier élément de mémoire, le maître, est en mode de chargement: sa sortie suit l'entrée *d*. Le second élément de mémoire, l'esclave, est en mode de mémorisation, il conserve la valeur de sortie précédente.
- Lorsque le signal *clk* passe à `'1'`, le premier élément de mémoire, le maître, se met en mode de mémorisation. Le second élément de mémoire, l'esclave, copie le signal de sortie du maître. A ce moment, l'entrée de la bascule est donc copiée à sa sortie.
- Lorsque le signal *clk* est à `'1'`, le premier élément de mémoire, le maître, est en mode de mémorisation. Le second élément de mémoire, l'esclave, copie le signal de sortie du maître. La bascule conserve donc la valeur de l'entrée au moment du flanc montant.
- Lorsque le signal *clk* passe à `'0'`, le premier élément de mémoire, le maître, se met à suivre l'entrée *d*. Le second élément de mémoire, l'esclave, se met en mode de mémorisation et conserve la valeur de sortie précédente, laquelle correspond toujours à la valeur de l'entrée au moment du flanc montant.

En résumé, la sortie de la bascule D ne se modifie qu'au moment d'un flanc montant du signal d'horloge *clk*. A ce moment, la Flipflop (bascule) charge en mémoire la valeur de l'entrée *d*.



Un élément de mémoire est contrôlé par le niveau logique de son signal de commande. Une bascule est contrôlée par le flanc de son signal d'horloge.



En inversant l'entrée d'horloge, on peut contrôler une bascule avec son flanc descendant. La suite de ce chapitre ne présente que les bascules pilotées au flanc montant. Le lecteur saura adapter la description dans le cas de l'utilisation de bascules commandées par le flanc descendant de l'horloge.

3.1.1 Equation caractéristique

L'équation caractéristique d'une bascule donne la valeur de sa sortie après un flanc d'horloge en fonction des entrées et de la sortie au moment du flanc d'horloge.

Pour une bascule D, l'équation caractéristique est:

$$q^+ = d \tag{3}$$



La notation q^+ indique qu'il s'agit de la valeur de la sortie après un flanc d'horloge.

3.1.2 Définition: instant d'horloge

Après un flanc montant du signal d'horloge, les sorties des bascules commutent. Comme elles peuvent mettre un certain temps à se stabiliser, elles ne doivent pas êtres utilisées directement après le flanc d'horloge.

L' instant d'horloge est défini comme étant le moment où le signal d'horloge est à `'0'`. A ce moment, les données peuvent êtres considérées comme stables. Ceci est illustré à la Figure 7.




Figure 7 - Instants d'horloge

La Figure 7 présente aussi la notation q^+ utilisée dans l'équation caractéristique des flip-flops (bascules).

3.2 Bascule E (E-Flipflop)

Une E-Flipflop (bascule E) peut être définie par son équation caractéristique:

$$q^+ = ed + \bar{e}q \tag{4}$$





Figure 8 - Bascule E

Le fonctionnement est similaire à celui d'une bascule D, à la différence que la commande e spécifie si la bascule échantillone le signal d'entrée ou s'il conserve la valeur mémorisée. La Table 4 présente le modèle d'utilisation d'une bascule E.



e	d	q	q^+	fonction
0	0	0	0	mémorisation
0	0	1	1	
0	1	0	0	
0	1	1	1	
1	0	0	0	échantillonnage
1	0	1	0	
1	1	0	1	
1	1	1	1	

Table 4 - Fonctionnement de la bascule E

3.3 Bascule T (T-Flipflop)

La T-Flipflop (bascule T) (de l'anglais toggle) se limite à la mémorisation et à l'inversion de la valeur mémorisée. Son fonctionnement est présenté à la Table 5.

t	q	q^+	fonction
0	0	0	mémorisation
0	1	1	
1	0	1	inversion
1	1	0	

Table 5 - Fonctionnement de la bascule T

L'équation caractéristique de la bascule T est:

$$q^+ = t \oplus q \qquad (5)$$




Figure 9 - Bascule T



Avec la propriété d'inversion de la valeur mémorisée, la bascule T est intéressante pour la réalisation de compteurs.

3.4 Entrées asynchrones

En plus de leurs entrées normales, échantillonnées au flanc de l'horloge, les bascules peuvent avoir des entrées asynchrones. Une entrée *clr* (clear) permet de forcer à `'0'` la sortie de la bascule. Une entrée *pre* (preset) permet de forcer à `'1'` la sortie de la bascule. Ces entrées ont un effet immédiat: la sortie est mise à jour sans attendre le prochain flanc d'horloge.





Figure 10 - Bascule D avec entrées asynchrones



Les entrées asynchrones des bascules sont à utiliser avec modération. Elles servent principalement à mettre un système dans un état connu au moment de la mise sous tension des circuits.



Glossaire

bascule – Flipflop 7, 8, 9, 9

bascule D – D-Flipflop 7, 7, 7, 8, 8

bascule E – E-Flipflop 8, 8, 9

bascule T – T-Flipflop 9, 9, 9, 9

bascules – flip-flops 8, 10

élément de mémoire – latch 4, 4, 5, 5, 7, 7, 7, 7, 7, 7, 7, 7


élément de mémoire D – D-Latch 6, 6, 6, 6

élément de mémoire SR – SR-Latch 2, 2, 4, 4, 4, 4, 5, 5, 5, 5

équation caractéristique – characteristic equation 4, 4, 6, 8, 8, 8, 8, 9

esclave – slave 7, 7, 7, 7, 7

maître – master 7, 7, 7, 7, 7, 7



Bibliographie

[1] D. Mange, *Analyse et synthèse des systèmes logiques*, Editions Géorgi., vol. Traité d'électricité, volume V. St Saphorin: PPUR presses polytechniques, 1995.

[2] C. Maxfield, *Bebop to the Boolean Boogie*. Elsevier, 2009. doi: 10.1016/B978-1-85617-507-4.X0001-0.

[3] R. J. Tocci et A. Lebel, *Circuits Numériques: Théorie et Applications*, Deuxième édition. Ottawa: Editions Reynald Goulet inc. / Dunod, 1996.

[4] D. Lewin et D. Protheroe, *Design of Logic Systems*, Second edition. Hong Kong: Springer, 2013.

[5] M. D. Ciletti et M. M. Mano, *Digital Design*, Second edition. New-Jersey: Prentice-Hall, 2007.

[6] J. F. Wakerly, *Digital Design: Principles And Practices*, 3rd edition. Prentice-Hall, 2008.

[7] K. E. B. Beuth, *Digitaltechnik*. Vogel Buchverlag, 1990.

[8] S. Almani, *Electronic Logic Systems*, Second edition. New-Jersey: Prentice-Hall, 1989.

[9] M. Gindre et D. Roux, *Electronique Numérique, Logique Combinatoire et Technologie*. Paris: McGraw-Hill, 1987.

[10] J. M. Bernard et J. Hugon, *Pratique Des Circuits Logiques*, Quatrième édition. Paris: Eyrolles, 1987.

[11] M. V. Künzli et M. Meli, *Vom Gatter Zu VHDL: Eine Einführung in Die Digitaltechnik*. vdf Hochschulverlag AG, 2007.