# پروژه مدار منطقی

دکتر مهدیانی - زمستان ۱۴۰۰

اميرحسين منصورى

شماره دانشجویی: ۹۹۲۴۳۰۶۹


#### معرفي

کنترل می کند:	ا با زمانبندی زیر آ	چهارراه را	چراغهای راهنمایی یک	این مدار،
رن ی	J) C .C .J .	) )) ( ·	" ( " " ) ( " " ) "	) 0

زمان	چراغ شمالی-جنوبی	چراغ شرقی-غربی
۶ ثانیه	قرمز	سبز
۱ ثانیه	قرمز	ى <sub>ر</sub> د
۱ ثانیه	قرمز	قرمز
۶ ثانیه	سبز	قرمز
۱ ثانیه	زرد	قرمز
۱ ثانیه	قرمز	قرمز

جدول ۱- زمان بندی چراغها. در ابتدا با شروع از اولین ردیف جدول، وضعیت چراغها تغییر می کند و پس از رسیدن به آخرین ردیف، دوباره به ردیف اول باز می گردد.

طراحی مدار به صورت ترتیبی و سنکرون است. برای طراحی حالتها، از ماشین حالت Moore استفاده شده است. همچنین سیگنال در درادی مدار، با فرکانس 1KHz کار می کند. ورودی ها و خروجی های مدار به شکل زیر است:



شکل ۱ - ورودی و خروجی مدار

که در آن، clock ورودی سیگنال clock و همچنین reset، برای ریستکردن مدار است. همچنین clock روشن یا خاموش بودن چراغهای شمالی-جنوبی را نشان می دهد؛ به طوری که خاموش بودن چراغهای شمالی-جنوبی را نشان می دهد؛ به طوری که کم ارزش ترین بیت چراغ سبز را مشخص می کند. همه ورودی ها و خروجی ها active-high

#### ماژول counter


برای پیاده کردن زمان انتظار بین حالتهای مختلف چراغ، از ماژول counter استفاده می کنیم. این ماژول، همواره خروجی 0 دادمد و تنها به صورت دورهای پس از گذشتن تعداد مشخصی دوره clock (که به آن COUNT می گوییم)، برای یک دوره خروجی 1 میدهد. با تنظیم COUNT مناسب، می توان این ماژول را طوری تنظیم کرد که در بازه زمانی مشخصی به صورت چشمکزن خروجی 1 بدهد. مثلا اگر فرکانس clock برابر TKHz باشد و بخواهیم این ماژول هر ۶ ثانیه خروجی 1 بدهد، کافیست COUNT آن را برابر ۲۰۰۰ تنظیم کنیم.

برای سازگاری با دیگر قسمتهای مدار، این ماژول در عمل بعد از گذشت COUNT-1 دوره COUNT-1 خروجی 1 می دهد. دلیل این امر این است که قسمتهای دیگر مدار، دقیقا بعد از 1 شدن خروجی این ماژول (و نه همزمان با آن) عمل می کنند. بنابراین این ماژول، یک دوره زودتر خروجی می دهد تا قسمتهای دیگر مدار در زمان درست فعال شوند و کار کنند.

پیاده سازی این ماژول به این صورت است که با شروع از مقدار 1، در هر لبه بالارونده clock، این مقدار 1 را یکی یکی زیاد می کند و تا به تعداد مشخص شده برسد. پس از رسیدن به این مقدار، خروجی را 1 می کند و شمارش را دوباره از 1 آغاز می کند و این روند را تکرار می کند.

مقدار COUNT در وریلاگ، به صورت یک parameter و در هنگام instantiation این ماژول داده می شود. به این صورت instantiate می توان تنها یک بار ماژول را در وریلاگ پیاده سازی کرد و در قسمتهای مختلف مدار، آن را با COUNT های مختلف کرد تا بتوانیم counter با COUNT های مختلف داشته باشیم. (درواقع COUNT ورودی مدار نیست و در هنگام کامپایل مقدار آن مشخص است).

شکل ورودی و خروجی مدار به صورت زیر است:



شکل ۲- ماژول counter

همچنین با reset کردن این ماژول، شمارش از ابتدا آغاز می شود.

## قسمت اول - ماشین حالت


ماشین حالت مدار را به صورت ماشین Moore طراحی می کنیم. ۷ حالت زیر را در نظر می گیریم:

زمان	چراغ شمالی-جنوبی	چراغ شرقی-غربی	حالت
_	_	_	$S_{N}$
۶ ثانیه	قرمز	سبز	S <sub>0</sub>
۱ ثانیه	قرمز	زرد	$S_1$
۱ ثانیه	قرمز	قرمز	S <sub>2</sub>
۶ ثانیه	سبز	قرمز	S <sub>3</sub>
۱ ثانیه	زرد	قرمز	S <sub>4</sub>
۱ ثانیه	قرمز	قرمز	S <sub>5</sub>

جدول ۲- توصیف حالتهای مدار

حالت S<sub>N</sub> برای وقتی است که مدار در حالت ریست شده قرار دارد. در واقع هربار که ورودی reset مدار فعال است، به این وضعیت میرویم و در صورتی که ورودی reset دیگر فعال نباشد، به وضعیت S<sub>O</sub> میرویم (یعنی از ابتدا شروع میکنیم).

ماشین حالت را به صورت زیر رسم می کنیم:



شکل ۳- ماشین حالت مدار

در ماشین حالت بالا، light\_A ،reset و light\_B و light\_B و وخروجیهای مدار هستند. همچنین ctr1\_reset و ctr1\_reset در ماشین حالت بالا، out و out1 و out1 و out1 دروجیهای دو ماژول counter هستند که به صورت زیر ساخته شدهاند:


```
counter #(.COUNT(6000)) ctr6_module(out6, clk, ctr6_reset);
counter #(.COUNT(1000)) ctr1_module(out1, clk, ctr1_reset);
```

شكل ۴ - مازول های ctr1\_module و ctr6\_module در كد Verilog

## قسمت دوم - پیادهسازی مدار

#### تست ماژول counter


ماژول counter\_tb، حاوی TestBench این ماژول است. در این تست، دو ماژول با مقدارهای TestBench و ماژول ۱۰ COUNT و ماژول اول هر 100ns و ماژول دوم ۲۰ ساخته شدهاند. همچنین فرکانس clock روی 10ns تنظیم شده است. بنابراین انتظار داریم ماژول اول هر 100ns و ماژول دوم هر 200ns و در دوره clock منتهی به این زمانها، خروجی ۱ بدهد. تا زمان 550ns، خروجی تست به صورت زیر است:



شكل ۵ - نمودار counter\_tb تا حدود

در بالا مشخص است که ماژول اول (با خروجی out10)، دقیقا قبل از 100ns خروجی ۱ داده است و در این زمان نیز خروجی خود را 0 کرده است، و این رفتار را هر 100ns تکرار کرده است، که نشان از کارکرد درست این ماژول تا این زمان دارد. همچنین ماژول دوم (با خروجی out20) به طور مشابه هر 200ns خروجی 1 داده است که عملکرد صحیح ماژول دوم را نیز تایید می کند.

در زمان 560ns، ورودی reset برابر 1 و در زمان 700ns برابر 0 میشود. خروجی تست به صورت زیر است:



شكل ع - نمودار counter\_tb تا حدود


در بالا مشخص است که 100ns بعد از 0 شدن reset، خروجی out10 و 200ns بعد از 0 شدن reset، خروجی out20 در بالا مشخص است که 100ns برابر 1 شدهاند که عمکرد صحیح ماژول را همچنان تایید می کنند. همچنین این رفتار، در ادامه نمودار تکرار شده است.


## ماژول traffic\_light\_controller

ماژول traffic\_light\_controller، حاوی پیادهسازی مدار است. در این مدار، از ماژول counter برای پیادهسازی فاصله زمانی بین حالتها استفاده شده است که شرح آن در ابتدای گزارش داده شد.


## تست ماژول traffic\_light\_controller

در TestBench این ماژول، برای راحتی کار و بزرگ نشدن اعداد مربوط به delay، با استفاده از دستور timescale مقیاس در استفاده از دستور TestBench مقیاس زمانی را به میلی ثانیه تنظیم می کنیم. همچنین همانطور که در ابتدا اشاره شد، فرکانس سیگنال clock را روی TKHz تنظیم می کنیم (برای این کار، دوره سیگنال را روی Tms قرار می دهیم).







شکل ۷- نمودار traffic\_light\_controller\_tb تا حدود ۱۷ ثانیه



شکل ۸ – نمودار بزرگنمایی شده traffic\_light\_controller\_tb در اطراف ثانیه ۶۰ خروجی light\_a در این زمان تغییر کرده است که با شرح حالتهای مدار منطبق است.




شکل ۹ - نمودار بزرگنمایی شده traffic\_light\_controller\_tb در اطراف ثانیه ۲. خروجی light\_a دقیقا در این زمان تغییر کرده است که با شرح حالتهای مدار منطبق است.



شکل ۱۰- نمودار بزرگنمایی شده traffic\_light\_controller\_tb در اطراف ثانیه ۱۴. خروجی light\_a دقیقا در این زمان تغییر کرده است که با شرح حالتهای مدار منطبق است.


در ثانیه ۱۷، ورودی reset برابر 1 می شود:




شکل ۱۱-نمودار traffic\_light\_controller بعد از ثانیه ۱۷

و همانطور که مشخص است، هر دو خروجی مدار برابر 0 میشود که عملکرد صحیح مدار را نشان میدهد.


همچنین در زمان 269999ms، ورودی reset برابر 0 می شود (به اندازه یک دوره Lock – یعنی reset – طول می کشد تا مدار به صفر شدن reset انتخاب شده است). مدار به صفر شدن reset انتخاب شده است).



شکل ۱۲- نمودار traffic\_light\_controller\_tb در اطراف ثانیه ۲۷. دقیقا به اندازه یک دوره clock بعد از صفر شدن reset مدار به حالت So بازگشته است.



شکل ۱۳ – در ثانیه ۳۴ (یعنی ۲ ثانیه پس از شکل ۱۲) باید به حالت S2 برویم؛ و نمودار بالا نیز همین عملکرد را در مدار نشان می دهد.



شکل ۱۴- نمودار traffic\_light\_controller\_tb در ثانیه ۴۷. مدار برای دومین بار reset شده است.