


طراحی پردازنده چند سیکل risc-v

درس معماری کامپیوتر - نیمسال دوم ۱۴۰۱ دکتر عطار زاده امیرحسین منصوری - مائده دهقان پروژه پایانی


مقدمه

در این پروژه هدف ما طراحی پردازنده چندسیکل معماری RISC-V است. ساختار پردازنده ما در نهایت به شکل زیر است.



همانطور که در شکل هم میبینیم، پردازنده ما دارای یک واحد کنترل و یک مسیرداده است که به یک واحد حافظه خارجی متصل شده است.

واحد کنترل این پردازنده از سه بخش Main FSM، ALU Decoder و Instr Decoder تشکیل شده است.



این پردازنده هر دستور را در چند سیکل اجرا میکند و داشتن Main FSM به آن کمک میکند که سیگنال های خروجی ترتیبی را در هر مرحله متناسب با مرحله ای که دستور در آن قرار دارد، تولید کند و به مسیر داده بفرستد.

مسیر داده شامل بخش های مختلفی مثل رجیستر فایل و واحد محاسبه است که عملیات خواسته شده را انجام میدهد.


طراحی پردازنده:

طراحی واحد کنترل:

برای طراحی بخش کنترل، ۳ قسمت آن که شامل ماشین حالت اصلی، ALU Decoder، و Instruction Decoder دقیقا مشابه حالت است است باید پیاده شود. قسمت ALU Decoder دقیقا مشابه حالت تک سیکل است که در تمرینهای قبلی پیاده شده است و برای پروژه نیز همان پیادهسازی استفاده شده است. قسمت Instruction Decoder نیز یک جدول درستی ساده است و به سادگی پیاده میشود.

پیچیدهترین قسمت، ماشین حالت اصلی است. برای پیاده سازی این قسمت، از ماشین حالتی که در شکل ۷.۴۵ مرجع هریس آمده استفاده شده است. برای خوانایی بیشتر، حالات به صورت یک enum با اسم هر حالت در نظر گرفتهشدهاند و در بقیه کد، به جای کد حالت آنها، اسم آنها آمده است. در نهایت، منطق ترکیبیای برای محاسبه حالت بعدی از روی حالت فعلی و ورودیها، و منطق ترکیبی دیگری برای محاسبه خروجیها از روی حالت فعلی در نظر گرفته شده است. همچنین برای حالتهای نامعتبر (مثل ورودیهای نامعتبر و غیرمنتظره)، خروجی به صورت don't care (مقدار x) در نظر گرفته شده تا در صورت وجود اشکال در کد، این موضوع در شبیهسازی آشکار شود.

استیت ها و سیگنال های نهایی پردازنده ما به شکل زیر است:




طراحی مسیر داده:

در مسیر داده ما باید سیگنال هایی را از واحد کنترل بگیریم و در مرحله بر اساس سیگنال های داده شده روی داده عملیاتی را انجام دهیم.

مسیر داده ما از واحد های ALU, Register File و تعدادی فلیپ فلاپ و مالتی پلکسر تشکیل شده است. ضمن پیاده سازی هر بخش، برقراری ارتباط مناسب بخش ها با یکدیگر و همچنین ارتباط با واحد کنترل و مموری از چالش های طراحی مسیر داده است. باید توجه داشت که در هر مرحله پس از انجام عملیات باید خروجی ها را برای مراحل بعد در یک رجیستر مناسب ذخیره کرد.


برای مثال اگر در مرحله خواندن داده به مموری برای ذخیره دستور از فلیپ فلاپ با سیگنال فعال ساز استفاده نکنیم، با هر بار خواندن از حافظه مقدار instruction عوض میشود و دستور ها به طور کامل اجرا نمی شوند و حتی ممکن است داده ای که از مموری خوانده شده است به عنوان یک دستور برای واحد کنترل فرستاده شود!



نمودار زیر سلسله مراتب بلوک حافظه، پردازنده riscvmulti ، و کنترلر و مسیر داده و تمام سیگنال های بین آنها را نشان میدهد.

در نمودار زیر ما ارتباط بین سه بخش controller، Data path و memory را مشاهده میکنیم. مبینیم که controller و Data Path در کنار یکدیگر risc-v و پردازنده ما را تشکیل میدهند. این محدوده با خط قرمز مشخص شده است.

همچنین بخش حافظه را داریم که با سیگنال هایی که در شکل میبینیم به بخش پردازنده متصل شده است. توجه داریم که در پردازنده چند سیکلی، حافظه یکپارچه است. این دو بخش در کنار یکدیگر top را تشکیل میدهند. در این پروژه هدف غایی ما، پیاده سازی top است به گونه ای که پردازنده در کنار مموری قابلیت انجام یک سری دستور ذخیره شده در حافظه، را داشته باشد.



توصیف سلسله مراتبی کد systemVerilog ی پروژه به شرح زیر آمده است:

همانطور که در قسمت های قبل نیز اشاره شد ما ابتدا بخش top را طراحی میکنیم و سپس به اجزای آن میپردازیم.

ماژول top:

همانطور که گفته شد، این ماژول هدف غایی ما از طراحی است که ارتباط بین پردازنده و مموری را نشان میدهد.

این ماژول clk را وروردی میگیرد و سیگنال MemWrite , DataAdr و WriteDat را خروجی میدهد.

همانطور که میبینیم این ماژول دارای نمونه پردازنده (rvmulti) و یک نمونه memory است.

ماژول rvmulti سیگنال MemWrite را خروجی میدهد که وضعیت اجازه نوشتن را مشخص میکند. این سیگنال به عنوان ورودی به مموری داده میشود. DataAdr و WriteDAta از پردازنده خارج و به عوان ورودی به مموری داده میشوند تا در صورت فعال بودن سیگنال MemWrite، داده در ادرس مذکور در مموری نوشته شود.

یک ReadData تعریف کردیم که درواقع مقدار خوانده شده از مموری است و و به عنوان ورودی به پردازنده داده میشود.

حال هر کدام از ماژول های پردازنده (rvmulti) و مموریmemoryرا بررسی میکنیم.

الف) ماژول mem:

این ماژول که در صورت پروژه نیز به ما داده شده بود، یک مموری را نشان میدهد. یک کلاک و ریست و یک آدرس و یک دیتا به عنوان ورودی میگیرد و یک دیتا به عنوان خروجی پس میدهد.

در خط ۵م میبینیم که مموری ما ساخته شده از ۶۴ داده ۳۲ بیتی است. در خط ۷م داده ها از فایل riscvtese.txt خوانده میشوند و درون مموری ما قرار میگیرند. سپس مقدار خروجی rd را از روی آدرس a1 مشخص میکنیم. رد لبه بالارونده کلاک، اگر سیگنال we فعال بود، مقدار داده ورودی wd را در آدرس ورودی a1 در مموری مینویسم.

ب) ماژول پردازنده (riscvmulti) :


همانطور که در قسمت های پیشین نیز توضیح داده شد، پردازنده ما یک کلاک و یک ریست و یک داده ReadData به عنوان ورودی میگیرد و یک آدرس Adr، یک دیتا برای نوشته شدن در مموری WriteData و یک سیگنال MemWrite به عنوان خروجی میدهد. همانطور که گفته شد در صورت فعال بودن این سیگنال داده در مموری نوشته میشود. میبینیم که ی نمونه DataPath و یک نمونه controller داریم.

```
module riscvmulti(input logic
                                       clk, reset,
                                      MemWrite,
                  output logic
                  output logic [31:0] Adr, WriteData,
                  input logic [31:0] ReadData);
    logic [1:0] ResultSrc;
    logic [2:0] ALUControl;
    logic [1:0] ALUSrcA;
    logic [1:0] ALUSrcB;
    logic [1:0] ImmSrc;
    logic RegWrite, AdrSrc;
    logic IRWrite, PCWrite;
    logic Zero;
    logic [31:0] instruction;
    logic [31:0] Data;
    flopenr#(32) instructionReg(clk,reset,IRWrite,ReadData,instruction);
    flopr#(32) dataSaver(clk, reset, ReadData, Data);
    controller c(clk,reset, instruction[6:0],instruction[14:12],instruction[30],Zero,ImmSrc,ALUSrcA,
                    ALUSrcB, ResultSrc, AdrSrc, ALUControl, IRWrite, PCWrite, RegWrite, MemWrite);
    DataPath dp(clk, reset, ResultSrc, ALUControl,ALUSrcA,ALUSrcB,ImmSrc, Retwrite,
                    AdrSrc, IRWrite, PCWrite, instruction, Data, Zero, Adr, WriteData);
endmodule
```

در خطوط ۶م تا ۱۵م داده های مورد نیاز برای ارتباط بین دو نمونه مذکور تعدادی داده تعریف کردیم.

در خط ۱۸م، دیتای ورودی به پردازنده را (ReadData)، در یک رجیستر ذخیره کردیم. نکته مهم این است که عوض شدن مقدار رجیستر instructionReg جدا از rst، به سیگنال فعال کننده IRWrite نیز بستگی دارد به این معنا که تا زمانی که IRWrite از خروجی های واحد کنترل نیز هست، فعال نباشد مقدار این رجیستر ثابت میماند. توجه داریم که این رجیستر دستور را نگه میدارد و این نوع طراحی کمک میکند که بتوانیم از مموری استفاده کنیم بدون آنکه نگران پریدن مقدار پیشین آن(دستوری که در حال اجرا است) باشیم و مقدار دستور جز با اجازه سیگنال فعال کننده تغییری نکند.

د رخط ۱۹م همین دیتا را در رجیستر ذخیره میکنیم که سیگنال فعال کننده ندارد! به شکل زیر نگاه کنید:



این شکل بخشی از پردازنده چند سیکل risc-v را نشان میدهد.

میبینیم که دیتای خارج شده از مموری روی دو سیم قرار میگیرد که یکی instruction تعبیر میشود و تا پایان اجرای کامل آن و شروع دستور بعدی، این مقدار باید ثابت بماند ولی برای سیم دیگر اینطور نیست و در طول اجرای دستور نیز ممکن است ما از مموری چیزی بخوانیم که این داده در رجیستر instructionReg نوشته نمیشود ولی در saveData نوشته شده و مقدار جدید به مسیر داده فرستاده میشود.

میبینیم که ی نمونه DataPath و یک نمونه controller داریم.

هرکدام از این ماژول ها به طور کامل در بخش بعدی شرح داده میشوند:

الف) واحد كنترل (controller):

این واحد از ۳ قسمت ماشین حالت اصلی، ALU Decoder و ALU Decoder این واحد از ۳ قسمت ماشین حالت اصلی، شده است.

```
| Bodule controller(input logic input logi
```

واحدهای ALU Decoder و Instruction Decoder نیز به صورت زیر هستند (قسمت ماشین حالت اصلی، به دلیل طولانی بودن کد در گزارش آورده نشدهاند).

همانطور که پیشتر اشاره شد، ماژول aludec همان ماژولی است که برای پردازنده تک سیکل در مرجع هریس استفاده شده است.


ب) طراحی مسیر داده(*Data Path*):

۱-ماژول مسیرداده


ماژول مسیرداده سیگنال های کنترلی خود را از کنترلر میگیرد. (ورودی های خط ۲ تا ۸)؛ همچنین داده و instruction را از مموری میگیرد و سیگنال zero و آدرس و داده ای که باید در حافظه نوشته شود را برمیگرداند.

```
<mark>odule</mark> DataPath(input logic clk, rst,
                   input logic [1:0] ResultSrc,
                    input logic [2:0] ALUControl,
                    input logic [1:0] ALUSrcA,
                    input logic [1:0] ALUSrcB,
                    input logic [1:0] ImmSrc,
                    input logic RegWrite,
                    input logic AdrSrc,
                    input logic IRWrite, PCWrite,
                   input logic [31:0] Instr,
input logic [31:0] Data,
                   output logic zero,
                   output logic [31:0] Adr, WriteData
  logic [31:0] Result;
  logic [31:0] rd1,rd2;
  logic [31:0] A_a; //rdl
  logic [31:0] immExt;
  logic [31:0] SrcB;
  logic [31:0] SrcA;
  logic [31:0] ALUOut;
  logic [31:0] PC,oldPc;
  logic [31:0] ALUResult;
  flopenr#(32) pcSaver(clk,rst,IRWrite, PC,oldPc);
  flopenr#(32) nextPcReg(clk,rst,PCWrite,Result, PC);
  mux3#(32) resultChoser(ALUOut, Data ,ALUResult, ResultSrc ,Result);
  regFile rf(clk, RegWrite, Instr[19:15], Instr[24:20], Instr[11:7], Result, rd1,rd2); //instance of register file
  flopr#(32) rd1Saver(clk,rst, rd1, A_a);
  flopr#(32) rd2Saver(clk,rst, rd2, WriteData);
  extend extendUnit(Instr[31:7], ImmSrc, immExt);
  mux3#(32) muxSrcB(WriteData, immExt, 'd4, ALUSrcB,SrcB ); //srcb mux
  mux3#(32) muxsrcA(PC,oldPc,A_a ,ALUSrcA,SrcA); //srcA mux
  alu mainAlu(SrcA,SrcB, ALUControl, ALUResult, zero); //instance of alu
  flopr#(32) aluSaver(clk,rst, ALUResult, ALUOut);
  mux2#(32) address(PC,Result, AdrSrc, Adr);
```


در خط ۲۶ و ۲۷ دو رجیستر تعریف کردیم. رجیستر Pcsaver مقدار اولیه PC را ذخیر میکند. سیگنال enable این رجیستر IRWrite است که از سمت کنترلر و فقط در مرحله Fetch فعال میشود. رجیستر nextPcReg نتیجه انتخاب شده توسط مالتی پلکسر resultChooser را ذخیره می کند. سیگنال enable این رجیستر PCWrite است.




در خط ۲۹ یک مالتی پلکسر قرار دادیم که با استفاده از سیگنال ResultSrc بین داده ای که از مموری آمده(Data) و نتیجه واحد محاسبه (ALUResult) و نتیجه واحد محاسبه در کلاک قبلی (ALUOut), داده Result را انتخاب میکند.



در خط ۳۰ از رجیسترفایل یک موجودیت تشکیل دادیم و در ۲ خط بعد نتایج بیرون آمده از آن را در دو رجیستر ذخیره کردیم.




سپس extend که نمونه ای از extend است را ساخته ایم. این واحد بخشی از دستور را گرفته و با استفاده از ImmErc خروجی ImmExt متناسب با نوع دستور را تولید میکند.




سپس دو مالتی پلکسر داریم که با استفاده از سیگنالی که از سمت کنترلر می اید نتیجه درست برای ورودی ALU را انتخاب میکنند.

یک نمونه از ALU میسازیم و خروجی دو مالتی پلکسر مذکور را به آن میدهیم. سیگنال ALUResult بر ALUResult بر این بخش می شود و نتیجه مورد نظر ALUResult بر این اساس تولید میشود و در رجیستر alusaver ذخیره میشود. اگر ALUResult مساوی صفر باشد سیگنال zero که از مسیرداده به واحد کنترل میرود فعال میشود.



در آخر با گذاشتن مالتی پلکسری آدرسی که باید از مموری خوانده شود را انتخاب میکنیم. این انتخاب با استفاده از سیگنال AdrSrc از بین نتیجه مالتی پلکسر resultChoser و PCانتخاب میشود.



حال نوبت به بررسی اجزای مسیرداده میرسد.

۲- ماژول بانک رجیستر(Register File):

این ماژول سه ادرس (a0,a1,a2)و یک دیتا (result)ورودی میگیرد. همچنین سیگنال RegWrite را به عنوان ورودی به این ماژول میدهیم که مانند enable برای پورت نوشتن عمل میکند. خروجی این ماژول دو دیتا است که در ادرس های a1 و a2 وجود داشته اند.

در خط ۱۰ میبنیم که رجیستر فایل یک آرایه از رجیستر ها است. در ایجا ما ۳۲ رجیستر ۳۲ بیتی را در نظر گرفتیم. در بلوک always میبینیم که در لبه بالارونده کلاک اگر RegWrite فعال بود مقدارresult در ادرس a3 نوشته میشود.

همچنین خروجی های RD1 و RD2 برابر با مقدار ذخیره شده در آدرس های a1 و a2 قرار می گیرند.

۳- ماژول گسترش دهنده (extend):

این ماژول بخشی از دستور و همچنین سیگنال ImmSrc را از واحد کنترل دریافت میکند و با استفاده از منطق با استفاده از *جدول* با استفاده از منطقی ترکیبی خروجی immExt را تولید میکند. این منطق با استفاده از *جدول Digital Design and Computer Architecture-riscvEdition (Sarah L. Harris ,David)* کتاب *Harris* بیاده سازی شده است.

```
module extend(input logic [31:7] instr, input logic [1:0] immsrc, output logic [31:0] immext);

always_comb

case(immsrc)

2'b00 : immext = {{20{instr[31]}}, instr[31:20]};

2'b01: immext = {{20{instr[31]}}, instr[31:25], instr[11:7]};

2'b10: immext = {{20{instr[31]}}, instr[7], instr[30:25], instr[11:8], 1'b0};

2'b11: immext = {{12{instr[31]}}, instr[19:12], instr[20], instr[30:21], 1'b0};

default immext = 2'b00;
endcase

endmodule
```

۴-ماژول واحد محاسبه(alu):

این ماژول دو ورودی و یک سیگنال کنترل از سمت واحد کنترل میگیرد و خروجی z را تولید و سیگنال zero را به واحد کنترل ارسال میکند.

در واقع سیگنال control مشخص میکند که ALU باید چه عملیاتی را انجام دهد. منطق ترکیبی پیاده سازی شده برای مشخص کردن مقدار z، با استفاده از جدول داده شده در صورت پروژه، نوشته شده است.

سیگنال zero زمانی مقدار ۱ میگیرد که خروجی محاسباتی ALU یا همان z، مساوی صفر باشد و در غیر اینصورت، مقدار آن صفر است.

۵- فلیپ فلاپ (flopr):

این ماژول کلاک و ریست و یک دیتا به عنوان ورودی میگیرد و یک دیتا را به عنوان خروجی برمیگرداند.

در لبه بالارونده کلاک و ریست، اگر ریست فعال بود، مقدار خروجی برابر صفر قرار داده میشود و در غیر این صورت، مقدار ورودی در خروجی ریخته میشود.

در پیاده سازی این ماژول از قابلیت Generic در زبان SystemVerilog استفاده کردیم. به این معنا که منطق ماژول برای مقدار های مختلف متغیر WIDTH یکسان است و برای مثال برای پیاده سازی یک فلیپ فلاپ با ظرفیت ۳۲ بیت نیاز به تعریف ماژول جدید نداریم بلکه میتوانیم مقدار WIDTH را مساوی ۳۲ قرار دهیمو د راینجا مقدار پیش فرض WIDTH، هشت میباشد.

۶-فلیپ فلاپ دارای قابلیت فعال شدن(flopenr):

ویژگی های این فلیپ فلاپ و نحوه کار آن شبیه نوع قبلی است ولی یک تفوات وجود دارد. این ماژول سیگنال enableی نیز به عنوان ورودی دریافت میکند و در صورتی مقدار خروجی آن، برابر با مقدار ورودی میشود که سیگنال enb فعال باشد.

از این نوع فلیپ فلاپ در ذخیره کردن مقدار PC و Instruction استفاده کردیم.

۷-مالتی یلکسر دو به یک(mux2):

این ماژول دو ورودی و یک سیگنال تعیین کننده میگیرد و یکی از آن دو ورودی را بر اساس سیگنال تعیین کننده به عنوان مقدار خروجی در نظر میگیرد.

همانطور که در خط ششم مشخص است با استفاده از عملگر سه عملوندی، گفتیم اگر S مساوی ۱ بود، result را برابر a1 و در غیر اینصورت آن را مساوی a0 قرار بده. جدول درستی آن به شکل زیر است:

Result	S
a1	1
a0	0

در پیاده سازی این ماژول از قابلیت Generic که در قسمت های قبل توضیح داده شد، استفاده شده است.

۸-مالتی پلکسر سه به یک (mux3):

عملکرد این ماژول، شبیه مورد قبل است. البته ۳ ورودی میگیرد و سیگنال تعیین کننده آن ۲ بیتی است.

در خط ۶، میبینیم که خروجی با استفاده از ترکیب دو عملگر شرطی سه عملوندی، مشخص میشود.

پیشبینی سیگنالها (جدول ۱)

جدول ۱ برای سه دستور اول به صورت زیر است.

Step	PC	Instr	State	Result	Result Notes
1	00	N/A	Fetch (S0)	4	PC += 4
2	04	0x00500113	Decode (S1)	Х	OldPC + Immediate
3	04	0x00500113	Executel (S8)	Х	ALUResult = x0

معماری کامپیوتر - دکتر عطار زاده - پروژه پایانی

					+ 5 = 5
4	04	0x00500113	ALUWB (S7)	5	Result = ALUOut
5	04	0x00500113	Fetch (S0)	8	PC += 4
6	08	0x00C00193	Decode (S1)	Х	OldPC + Immediate
7	08	0x00C00193	Executel (S8)	X	ALUResult = x0 + 12 = 12
8	08	0x00C00193	ALUWB (S7)	12	Result = ALUOut
9	08	0x00C00193	Fetch (S0)	4	PC += 4
10	12	0xFF718393	Decode (S1)	Х	OldPC + Immediate
11	12	0xFF718393	Executel (S8)	х	ALUResult = x3 + (-9) = 12 - 9 = 3
12	12	0xFF718393	ALUWB (S7)	3	Result = ALUOut

شبیهسازی و تست

تست کنترلر

تست کنترلر به این شکل کار میکند که مجموعهای از ورودیها و خروجی مورد انتظار آنها را که در فایل controller.tv قرار دارد را به شکل یک بردار تست خوانده، ورودیها را در لبه بالارونده کلاک به کنترلر میدهد و در لبه پایین رونده، قسمتهای مختلف آن را جداگانه مقایسه میکند و در صورت وجود تفاوت، آن را گزارش میدهد. همچنین هر جفت ورودی و خروجی، برای یک کلاک داده شده و درواقع خروجیها را در هر حالتِ ماشین حالت جداگانه بررسی میکند؛ برای همین برای هر دستور، به تعداد CPl آن دستور تست داریم.

```
VSIM 20>run -all

# 47 tests completed with 0 errors

# hash = 39

# ** Note: $stop : C:/Users/Mans/Documents/CA HW/riscv-multicycle/controller_tb.sv(113)

# Time: 485 ps Iteration: 1 Instance: /controller_tb

# Break in Module controller_tb at C:/Users/Mans/Documents/CA HW/riscv-multicycle/controller_tb.sv line 113
```


پس از اجرای تست، انجام ۴۷ تست موجود در بردار تست بدون خطا گزارش میشود؛ در نتیجه کنترلر از تست عبور میکند.

تست کلی پردازنده


با اجرای فایل starter.sv، و قرار دادن فایل riscvtest.txt که شامل کد ماشین برنامه تست است، پردازنده را تست میکنیم (لازم به ذکر است که ماژولهایی که در فایل به صورت پیشفرض تعریف شده بود، به فایلهای جداگانهای منتقل شدهاند و در نتیجه فایل starter.sv تنها شامل ماژول تستبنچ است).

شیوه کارکرد تست به این صورت است که کد ماشین را در مموری (ماژول mem) بارگذاری میکند و سپس با دادن سیگنال clock، شروع به اجرای برنامه میکند. درصورت کارکرد درست پردازنده، تنها یک بار باید مقدار ۲۵ در آدرس ۱۰۰ نوشته شود. این مورد در تستبنچ بررسی شده و در صورت وقوع چنین نوشتنی، پیامی مبنی بر موفقیت تست چاپ میشود و تست متوقف میشود.

شکل موج شبیهسازی به صورت زیر است.



مقادیر سیگنالها در آخرین سیکل اجرای برنامه به صورت زیر است.



با توجه به مقادیر مشخص شده، مقدار 0x19=25 به درستی در آدرس 0x64=100 نوشته میشود؛ در نتیجه کد پردازنده با موفقیت تست را پاس میکند.

مشخصات سيستم سنتز شده


این پردازنده، برای دستگاه Cyclone IV مدل EP4CE115F29C7 سنتز شده است. مشخصات منابع مصرفی پس از سنتز، به صورت زیر است.

Flow Status	Successful - Sun Jul 03 18:41:54 2022
Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Lite Edition
Revision Name	riscv
Top-level Entity Name	top
Family	Cyclone IV E
Device	EP4CE115F29C7
Timing Models	Final
Total logic elements	3,143 / 114,480 (3 %)
Total registers	2435
Total pins	67 / 529 (13 %)
Total virtual pins	0
Total memory bits	2,048 / 3,981,312 (< 1 %)
Embedded Multiplier 9-bit elements	0 / 532 (0 %)
Total PLLs	0 / 4 (0 %)

حداکثر فرکانس پردازنده روی این FPGA نیز با استفاده از گزارش Fmax، برابر ۶۶٫۷۴MHz به دست میآید.

	Fmax	Restricted Fmax	Clock Name	Note
1	66.74 MHz	66.74 MHz	clk	

خروجی State Machine Viewer نیز به صورت زیر است.



شکل بالا، مطابق ماشین حالت موجود در کتاب هریس است (هرچند که شکلی کمی متفاوت دارد). خروجی RTL Viewer نیز (به دلیل حجم زیاد خروجی) ضمیمه گزارش شده است.

بخش امتیازی:

در این بخش برای پوشش دستورات بیشتر توسط پردازنده، نیاز است که تغییراتی را در کدمان اعمال کنیم.

در این بخش دستورات زیر اضافه شده اند:

xor-xori-sll-slli-srl-srl-sra-sari-mul-mulh-mlusu-mulhu-div-rem برای انجام این دستورات نیاز داریم که فقط جدول درستی ALUDecoder و عملیات مرتبط با هر دستور را در واحد محاسبه زیاد کنیم.

با اضافه کردن این دستودارات دیگر داشتن ۳ بیت برای سیگنال ALUControl که فقط ۸ حالت را پوشش میدهد، کافی نیست. پس سیگنال ALUControl را ۴ بیتی میکنیم. همچنین aludecoder برای پوشش دستورات بیشتری که بیت پنجم آنها وبیت پنجم funct7 و funct3 آنها یکسان است، به بیت اول funct7 که همان aludecoder است نیز نیاز دارد. پس ان را به ورودی های ماژول controller و aludecoder اضافه میکنیم. همچنین همانطور که گفته شد تعداد بیت های سیگنال ALUControl را نیز ۴ بیت ثرار میدهیم.

```
clk,
reset,
  odule controller(input
                      input logic [6:0] op,
input logic [2:0] funct3,
input logic funct7b5,
                      input
                                             funct7b0,
                              logic
                                             Zero,
                                             ImmSrc,
ALUSrcA, ALUSrcB,
                      output logic [1:0]
                                             ResultSrc,
                     output logic
                     output logic AdrSrc, output logic [2:0] ALUControl,
                                             IRWrite, PCWrite,
RegWrite, MemWrite);
                      output logic
                      output logic
logic Branch, PCUpdate;
logic [1:0] ALUOp;
assign PCWrite = (Zero & Branch) | PCUpdate;
mainfsm fsm (clk, reset, op, Branch, PCUpdate, RegWrite, MemWrite, IRWrite, ResultSrc, ALUSrcA, ALUSrcB, AdrSrc, ALUOp);
aludec dec (op[5], funct3, funct7b5, funct7b0,ALUOp, ALUControl);
                                                                                                                                                I
instrdec idec (op, ImmSrc);
```

جدول منطقی ALUDecoder برای باقی دستورات به شکل زیر خواهد بود:

ALUop	funct3	op[5]funct7[5]	funct7[0]	instruction	ALUcontrol
10	100	х	0	xor,xori	0100
10	001	х	0	sll,slli	0110
10	101	00,01	0	srl,srli	0111
10	101	01,11	0	sra,sari	1000
10	000	х	1	mul	1001
10	001	х	1	mulh	1010
10	010	х	1	mulhsu	1011
10	011	х	1	mulhu	1100
10	100	х	1	div	1101
10	101	х	1	rem	1110

همانطور که گفتیم با اضافه کردن این دستورات بیت صفرم funct7 نقش تعیین کننده ای به خود میگیرد. زیرا آنهایی که funct3 یکسانی دارند را جدا میکند. در نتیجه کد ما به شکل زیر خواهد بود:

ماژول aludecoder:

```
Dmodule aludec(input logic opb5,
    input logic [2:0] funct3,
    input logic funct7b5,
    input logic funct7b0,
    input logic [1:0] ALUOp,
    output logic [3:0] ALUCOntrol);
  23456789
                     logic RtypeSub;
assign RtypeSub = funct7b5 & opb5; // TRUE for Rtype subtrac
 10
11
12
13
          □ always_comb begin
□ case(ALUOp)
                                  2'b00: ALUControl = 4'b000; // addition
2'b01: ALUControl = 4'b001; // subtraction
default: if (funct7b0) begin
case(funct3)
ie(funct3)
3'b000: ALUControl = 4'b1001; //mul ==>extra
3'b001: ALUControl = 4'b1010; //mulh ==>extra
3'b010: ALUControl = 4'b1011; //mulhsu ==>extra
3'b011: ALUControl = 4'b1100; //muluu ==>extra
3'b100: ALUControl = 4'b1101; //ciu ==>extra
3'b10: ALUControl = 4'b1101; //rem ==>extra
default: ALUControl = 4'bxxx;
                                                                                                                      /muluu ==>extra
                                         endcase
                                  else case(funct3) // Rtype or Itype ALU
3'b000: if (RtypeSub)
ALUCONTrol = 4'b0001; // sub
                                                      else

ALUControl = 4'b0111; //shift right logical ==> extra

default: ALUControl = 4'bxxxx; // ???
                                                endcase
                            endcase
               endmodule
```

```
1 module alu(input logic [31:0] a, b,
                             input logic [3:0] control,
                             output logic [31:0] z,
                             output logic zero);
         logic [63:0] s_mul;
logic [63:0] u_mul;
logic [63:0] s_u_mul;
always_comb begin
    s_mul = a * b;
                u_mul = $unsigned(a) * $unsigned(b);
s_u_mul = $signed(a) * $unsigned(b);
         end
         always_comb
                case (control)
                      4'b0000: z = a + b;
4'b0001: z = a - b;
                      4'b0010: z = a & b;
4'b0011: z = a | b;
                      4'b0110: z = a << b[4:0]; //sll--slli ---> added
4'b0111: z = a >> b[4:0]; //srl--srli ---> added
                      4'bl000: z = a >>> b[4:0]; //sla---> added

4'bl001: z = s_mul[31:0]; //mul

4'bl010: z = s_mul[63:32]; //mulhss

4'bl011: z = s_u_mul[63:32]; //mulhsu
                      4'b1100: z = u_mul[63:32]; //mulhuu
                             z = 32'b1;

else if ((a == 32'h80000000) && (b == 32'b1))

z = 32'h80000000;
                             else
                                    z = a / b; //division
                             else if ((a == 32'h80000000) && (b == 32'b1))
                             else
                                    z =a % b; //rem
                       default: z = 32'bx;
                endcase
         assign zero = z == 0;
46 endmodule
```


برنامه زیر برای تست پردازنده توسعه داده شده نوشته شده است:

```
1 main:
2 addi x6, x0, -2 #x6 = -2
3 addi x2, x0, 5 #x2 = 5
4 addi x3, x0, 7 #x3 = 7
5 addi x5, x0, 10 #x5 = 10
6 addi x4, x0, 2 #x4 = 2
7 xor x7, x2, x3 #x7 = 2
8 sll x3, x3, x2 #x3 = 224 -0xE0
9 slli x2, x2, 2 #X2 = 20
10 srai x6, x6, 2 #x6=-1
11 mul x3, x2, x6
13 mulhu x3, x2, x6
14 mulhsu x3, x2, x6
15 div x5, x5, x4 #x5 = 2
16 rem x5, x5, x4 #x5 = 1
```

کد ماشین برنامه مذکور به شکل زیر خواهد بود:


```
1 0xFFE00313
2 0x00500113
3 0X00700193
4 0X00A00293
5 0x00200213
6 0X003143B3
7 0x002191B3
8 0x00211113
9 0x40235313
10 0x026101B3
11 0x026111B3
12 0x026131B3
13 0x026121B3
14 0x0242C2B3
15 0x0242E2B3
```

نتیجه شبیهسازی این برنامه به صورت زیر خواهد بود.



مشخص است که مقدار ۱ (که در ALUOut ذخیره شده) به درستی در حین اجرای دستور آخر (0x0242E2B3) نوشته میشود.

بخش امتیازی(پیاده سازی روی fpga)



برای پیاده سازی روی fpga spartan6 از نرم افزار زایلینکس استفاده میکنیم.


برای این کار نیازمندیم که فایل ها را به زبان وریلاگ تبدیل کنیم.


بعد از تبدیل آنها به زبان وریلاگ آن را سنتز میکنیم.

سپس یک فایلی که ورودی و خروجی ما را به fpga متصل کند میسازیم.

به دلیل کمبود تعداد پورت های fpga، میدانیم که در نهایت تست ما در نهایت عدد ۲۵ را در آدرس ۱۰۰ میریزد. پس متوان از ۵ بیت کم ارزش دیتا و ۷ بیت کم ارزش ادرس روی برد استفاده کرد. با کلاک و ریست و MemWrite جمعا به حداقل ۱۵ LED نیاز داریم اما fpga ما فقط ۸ led دارد پس با یک breadboard میتوانیم LED هایمان را به fpga متصل کنیم.

برای مشخص کردن اینکه هر led به کدام ورودی وصل شود، نیاز داریم که manual برد مورد نظر را مطالعه کنیم.





با استفاده از شماتیک های داده شده چند پین برای قرار دادن دیتا استفاده میکنیم: فایل top.usf ما نهایتا به شکل زیر خواهد بود: (کلاک و ریست را در خود فایل جنریت کردیم)

```
CONFIG VCCAUX=3.3;
 2
 3 NET "clk" TNM NET = clk;
 4 TIMESPEC TS clk = PERIOD "clk" 50 MHz HIGH 50%;
 5
  NET "clk" LOC = P56 | IOSTANDARD = LVTTL;
7 NET "rst n" LOC = P38 | IOSTANDARD = LVTTL;
9
   NET "WriteData<0>" LOC = P134 | IOSTANDARD = LVTTL;
10
   NET "WriteData<1>" LOC = P133 | IOSTANDARD = LVTTL;
11
12 NET "WriteData<2>" LOC = P132 | IOSTANDARD = LVTTL;
13 NET "WriteData<3>" LOC = P131 | IOSTANDARD = LVTTL;
14 NET "WriteData<4>" LOC = P127 | IOSTANDARD = LVTTL;
   NET "DataAdr<0>" LOC = P124 | IOSTANDARD = LVTTL;
15
16
   NET "DataAdr<1>" LOC = P123 | IOSTANDARD = LVTTL;
   NET "DataAdr<2>" LOC = P111 | IOSTANDARD = LVTTL;
17
18 NET "DataAdr<3>" LOC = P112 | IOSTANDARD = LVTTL;
19 NET "DataAdr<4>" LOC = P114 | IOSTANDARD = LVTTL;
20 NET "DataAdr<5>" LOC = P115 | IOSTANDARD = LVTTL;
   NET "DataAdr<6>" LOC = P116 | IOSTANDARD = LVTTL;
21
22 NET "DataAdr<7>" LOC = P117 | IOSTANDARD = LVTTL;
```

سپس implement design را فشار داده و سپس با generate programming file فایل top.bit را که باید روی fpga ریخته شود تولید میکنیم.

