# تمرین دوم - گزارش سوال ۳


معماری کامپیوتر - دکتر عطار زاده زمستان ۱۴۰۰

## کد SystemVerilog


پیادهسازی دیکدر  $\Upsilon$  به  $\Lambda$ ، در فایل  $\Lambda$ . در فایل Decoder\_3\_8.sv موجود است. برای این پیادهسازی، از دیکدرهای  $\Lambda$  به  $\Lambda$  استفاده شده است که پیادهسازی آنها نیز به ترتیب در فایلهای دیکدرهای  $\Lambda$  به  $\Lambda$  اصحفاده شده است. تستبنج مربوط به هر ماژول نیز در فایلهای Decoder\_1\_2.sv موجود است. تستبنج مربوط به هر ماژول نیز در فایلهای مربوط  $\Lambda$  به هر ماژول، در کامنتهای آن موجود است.

#### شبيهسازي

در همه شبیه سازی های زیر ،  $\operatorname{in}$  ورودی  $\operatorname{n}$  بیتی دیکدر ،  $\operatorname{en}$  ورودی مربوط به  $\operatorname{enable}$  دیکدر ، و  $\operatorname{out}$  خروجی  $2^n$  بیتی دیکدر است.



شکل ۱: خروجی شبیه سازی دیکدر ۱ به ۲



شکل ۲: خروجی شبیه سازی دیکدر ۲ به ۴




شکل ۳: خروجی شبیهسازی دیکدر ۳ به ۸

همانطور که در خروجیهای بالا مشخص است، خروجی دیکدرها با خروجی مورد انتظار مطابقت دارد و همچنین ورودی en نیز به درستی خروجی را صفر میکند.


# خروجی RTL Viewer

یک دیکدر ۳ به ۸، از دو دیکدر ۲ به ۴ تشکیل شده است.




شکل ۴: نمای کلی مدار دیکدر ۳ به ۸

همچنین به طور مشابه، هر دیکدر ۲ به ۴ از دو دیکدر ۱ به ۲ تشکیل شده است.




شکل ۵: نمای کلی مدار دیکدر ۲ به ۴

در نهایت، با تنها دو گیت AND، دیکدر ۱ به ۲ ساخته می شود.



شکل ۶: مدار دیکدر ۱ به ۲

همچنین شکل کامل دیکدر ۳ به ۸ به صورت زیر خواهد بود:



شکل ۷: شکل کامل مدار دیکدر ۳ به ۸

# مساحت و تاخیر مدار

### مساحت

از مجموع ۱۱۴۱۸۰ Logic Element موجود، این مدار از Logic Element ۱۱۴۱۸۰ میکند که (بسیار) کمتر از ۱ درصد LEهای FPGA را شامل می شود.

همچنین از مجموع ۵۲۹ پین موجود، این مدار از ۱۲ پین استفاده میکند، که دقیقا برابر تعداد ورودی و خروجیهای تعریف شده در مدار دیکدر ۳ به ۸ است.

#### تاخير

in[2] در حالت Slow 1200mV 85C، بیشترین تاخیر برابر Slow 1200mV 85C، بیشترین تاخیر برابر out[3] تا out[3]