

Taller 5 - Taller 5

Sistemas Digitales

Segundo Cuatrimestre 2026

Representación de la Información

1. Enunciado

Para este taller vamos a utilizar los instrumentos: (lápiz & papel) | (lápiz digital & tablet) para incorporar los conceptos de sistemas de numeración, sin signo, complemento a dos, precisión, rango, carry, overflow, etc. Es primordial que hagan las cuentas a mano.

Para los circuitos, completar en SystemVerilog los archivos indicados dentro de **taller/ejercicios/**, reutilizando los componentes provistos. Ejecutar **make sim** en la carpeta de cada ejercicio y comprobar que pasen todos los tests. En las sumas, conectar el acarreo de entrada del sumador (**cin**) a 0.

2. Ejercicios

2.1. Ejercicio: Tabla

Completar la siguiente tabla, calculando **Res = Op1 + Op2** (es decir, la suma *bit a bit*).

Interpretar los operandos y el resultado tanto en Sin Signo como en Complemento a 2, y decidir en cada caso si hubo *Overflow* (notado como **V**) y/o *Carry*.

Operandos		Sin signo					Complemento a 2				
Op1	Op2	Op1 ₁₀	Op2 ₁₀	Res (bits)	Res ₁₀	V?	Op1 ₁₀	Op2 ₁₀	Res (bits)	Res ₁₀	V?
1111	0001	15	1	0000	0	1	-1	1	0000	0	0
0001	1111										
0101	0101										
1000	0111										
0110	1010										

Repetir el ejercicio anterior para **Res = Op1 - Op2**. Analizando el *Overflow* (**V**) y el *Carry*

Operandos		Sin signo					Complemento a 2				
Op1	Op2	Op1 ₁₀	Op2 ₁₀	Res (bits)	Res ₁₀	V?	Op1 ₁₀	Op2 ₁₀	Res (bits)	Res ₁₀	V?
1000	0010	8	2	0110	6	0	-8	2	0110	6	1
0001	1111										
0101	0101										
1000	0111										
0110	1010										

1. ¿Qué sucede con el Carry/Borrow en cada caso? ¿Cómo se relaciona con el Overflow?

2. ¿Puede suceder en alguna base que la suma de dos números tenga un acarreo mayor que 1?
Exhibir un ejemplo o demostrar lo contrario.

Importante: Este ejercicio se resuelve en papel. Tienen que completarlo en el archivo HTML (abriéndolo en el navegador) y luego haciendo click en «descargar respuestas». Ese archivo HTML se entrega.

2.2. Ejercicio: Overflow de 4 bits

Implementar un detector de Overflow para suma de enteros en complemento a dos. Conectarlo al sumador de 4 bits provisto, manteniendo el detector como un módulo separado para reutilizarlo después.

Completar `ej2/overflow_4b.sv` y su conexión con el sumador en `ej2/top_module.sv`.

2.3. Ejercicio: Carry de 4 bits

¿Qué se debe conectar al flag de Carry del sumador de 4 bits? ¿Tiene sentido distinguir entre signed y unsigned?

2.4. Ejercicio: Negativo de 4 bits

Implementar un circuito que reciba un dato de 4 bits e indique si es negativo en complemento a dos.

Completar `ej4/negativo_4b.sv`.

2.5. Ejercicio: Zero de 4 bits

Implementar un circuito que reciba un dato de 4 bits e indique si es cero. ¿Depende de la representación?

Completar `ej5/zero_4b.sv`.

2.6. Ejercicio: Sumador con flags

Reutilizando los componentes anteriores, implementar un sumador de 4 bits en complemento a dos con las flags Overflow, Carry, Negativo y Zero. El circuito debe tener una sola instancia del sumador.

Completar `ej6/sumador_flags_4b.sv`.

TIP: Probar en el circuito sintetizado las cuentas de suma del ejercicio 1 y comprobar que el resultado y las flags coincidan con lo calculado a mano.

2.7. Ejercicio: Shifter aritmético-lógico de 4 bits

Implementar un circuito que desplace una posición a **derecha** un dato de 4 bits. Si la entrada `aritmético` vale 1, extender el signo y calcular N y Z sobre el resultado. Si vale 0, ingresar un 0 por el bit más significativo y mantener ambos flags en 0.

Completar `ej7/shifter_4b.sv`, reutilizando los módulos de Negativo y Zero de los ejercicios anteriores.