


Universidade de Santiago de Compostela Escola Técnica Superior de Enxeñería Grao en Enxeñería Informática Curso: 2016/17



	DNI	
Nome:		2,5 pts)
d r r	ll resultado del benchmark SPEC CPU2006 para el juego GO, ejecutándose en un Intel Core i7 920. (Interpreta de la composition del composition de la composit	
1	ápido que el original a la llora	_/1,5 pts)
3	NOTA: recuerda que SPECRatio = 1 referencia/ 1 CPO/ Indica el valor decimal de los siguientes números en formato IEEE 754 de precisión simple:	
-1	■ 0xC0500000	
	• 0x80200000	
	- 0x7FA00000	/2,5 pts)
`ã.	© 0x7FA00000 Se desea añadir la instrucción jlw al procesador tipo MIPS de la figura de la página siguiente (implementación vista en clase). Esta instrucción realiza un salto incondicional, pero la dirección destino de salto tación vista en clase). Esta instrucción realiza un salto incondicional, pero la dirección destino de salto tación vista en clase). Esta instrucción de memoria. Esta dirección de memoria se obtiene sumando el se obtiene del contenido de una dirección de memoria. Esta dirección de propia instrucción.	
	jlw \$s1, cte \longrightarrow PC = Mem[R[\$s1]+sig.ext.cte]	
	Indica razonando la respuesta:	
	a) Tipo y formato de la nueva instrucción.	
	 a) Tipo y formato de la nueva instrucción. b) Especifica la ruta de datos sobre el dibujo indicando, en caso de ser necesario, qué hardware adicional se requeriría, dónde sería necesario colocarlo y para qué. c) Indica en la segunda tabla de la siguiente página los valores que deben tomar todas las señales de c) Indica en la segunda tabla de la siguiente página los valores que deben tomar todas las señales de c) Indica en la segunda tabla de la siguiente página los valores que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de proposiciones que deben tomar todas las señales de conseña de	
	c) Indica en la segunda tabla de la significa por control para que se pueda ejecutar la nueva instrucción, anadiendo nuevas hias, si es necessarios control para que se pueda ejecutar la nueva instrucción, anadiendo nuevas hias, si es necessarios control para que se pueda ejecutar la nueva instrucción, anadiendo nuevas hias, si es necessarios control para que se pueda ejecutar la nueva instrucción, anadiendo nuevas hias, si es necessarios control para que se pueda ejecutar la nueva instrucción, anadiendo nuevas hias, si es necessarios control para que se pueda ejecutar la nueva instrucción, anadiendo nuevas hias, si es necessarios control para que se pueda ejecutar la nueva instrucción, anadiendo nuevas hias, si es necessarios control para que se pueda ejecutar la nueva instrucción, anadiendo nuevas hias, si es necessarios control para que se pueda ejecutar la nueva instrucción de la seguina de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la nueva instrucción de la control para que se pueda ejecutar la control para que	/2,5 pts)
4.	control para que se para control para que se para controlar el nuevo hardware. Supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (Supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (Supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 32 bits (palabra de 32 bits), y direccionamiento de (supón un sistema BigEndian. con ISA MIPS de 44 KiB, asociativa por conjuntos de 2 vías y dirección de memoria Miesta de 32 bits (supón un sistema BigEndian. con ISA MIPS de 44 KiB, asociativa por conjuntos de 2 vías y dirección de memoria Miesta de 32 bits (supón un sistema BigEndian. con ISA MIPS de 44 KiB, asociativa por conjuntos de 2 vías y dirección de memoria Miesta de 32 bits (supón un sistema BigEndian. con ISA MIPS de 44 KiB, asociativa por conjuntos de 42 vías y dirección de memoria de 42 vías y dirección de memoria de 42 vías y dirección de 42 vías y dirección de 42 vías y	
	en la dirección de la siguientes preguntas, julia en la siguientes preguntas, julia en la como de la siguientes preguntas, julia en la como de	
	Supón que el registro \$t1 guarda el valor de esta se guarda el valor de est	
	Indica que discreta? ¿Qué valor se guarda en valor se guarda en valor se su \$13, 4(\$t1) y IV \$14,	
		(/1,0
,	the data of the springer of the strain of th	
	 Razona la verdad o falsedad de las agamentos. a) El algoritmo de Booth de multiplicación de enteros es más eficiente que el algoritmo simple (el algoritmo de Booth de multiplicación de multiplicador hay largas secuencias de 1's. desplazamientos) cuando en la representación binaria del multiplicador hay largas secuencias de 1's. b) Un carácter Unicode almacenado en UTF-8 ocupa siempre 8 bytes. b) Un carácter Unicode almacenado en UTF-8 ocupa siempre 8 bytes. c) Una implementación de una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito una cache asociativa por conjuntos necesita tantos comparadores como conceito de una cache asociativa por conjuntos necesita con conceito de una cache asociativa por conjuntos necesita con conceito de una cache asociativa por conjuntos necesita con conceito de una cache asociativa por conjuntos necesita con conceito de una cache asociativa por conjuntos necesitas con conceitos de una cache asociativa por conjuntos necesitas de conceito de una cache asociativa por conjuntos necesitas de conceito de conceito	
	b) Un caracter Unicode di propositiva por conjuntos necesita da la constanti de la constanti d	
	 c) Una implementación de una cache asociativa por juntos. d) Si a un sistema con una cache de primer nivel o L1 se le añade otra de segundo nivel o L2, la tasa de juntos. d) Si a un sistema con una cache de primer nivel o L1 se le añade otra de segundo nivel o L2, la tasa de juntos. d) Si a un sistema con una cache de primer nivel o L1 se le añade otra de segundo nivel o L2, la tasa de juntos. d) Si a un sistema con una cache de primer nivel o L1 se le añade otra de segundo nivel o L2, la tasa de juntos. 	
	d) Si a un sistema con una cache de prince fallos de la cache L1 se reduce. Indica con una X aquellos casos en los que el valor de la señal de control sea indiferente para esta instrucción. Usa indica con una X aquellos casos en los que el valor de la señal de control sea indiferente para esta instrucción. Usa indica con una X aquellos casos en los que el valor apropiado de ALUop.	λ



		Acción de	Control de
ALUop	funct	la ALU	la ALU
00	XXXXXX	suma	010
01	XXXXXX	resta	110
10	100000	suma	010
	100010	resta	110
10	100100	and	000
10		or	001
10	100101		

Señal de	Valor
control	
ALUop	
RegDest	
SaltIncond	
SaltCond	-
Mem2Reg	
LeerMem	
EscrMem	
FuenteALU	
EscribirReg	