
| 20 | 48 |
|----|----|
| | 05 |

| APELLIDOS: | NOMBRE: | |
|------------|---------|--|

Examen de Sistemas Digitales 5 de Febrero de 2004


Notas: La puntuación de cada pregunta figura al principio de la misma. Las notas del examen saldrán el día 16 de Septiembre a las 18:00 en el tablón de anuncios de la Escuela Técnica Superior de Ingeniería. La revisión de exámenes será en los días siguientes a la fecha de puesta de notas del examen y se indicará en la misma hoja en la que se publiquen dichas notas.

- (1.5 puntos) Diseñar un bloque que reciba como entradas dos palabras de 4 bits representando dos dígitos BCD y genere un señal ERROR que deberá activarse (valor alto) cuando alguna de dichas palabras de entrada no corresponda a un valor válido BCD. Implementar la/s función/es necesaria/s utilizando:
 - El mínimo número de puertas lógicas AND, OR y NOT que sea posible.
 - Un decodificador de 4 a 16 con las salidas activas en baja y el mínimo número posible de puertas lógicas.
 - Un multiplexo de 4 a 1 y, si es necesario, puertas lógicas en el mínimo número que sea posible.
 - Solamente puertas NAND si es posible.
- 2. (1 punto) ¿Qué es un conjunto universal de módulos también llamado conjunto completo de conectivos? Supongamos un circuito que implementa la función de computación $F(a,b,c)=ac+\bar{b}$. Determinar razonadamente si este circuito constituye un conjunto universal de módulos.
- 3. (1.5 puntos) Un sistema que mide periódicamente la temperatura de un experimento de laboratorio, da la información de salida mediante números de 4 bits en notación complemento a dos. Diseñar un circuito que detecte si la temperatura medida por el sistema en un momento determinado se encuentra en el intervalo cerrado [-5,4] (incluidos los valores -5 y 4). Utilizar para realizar este diseño exclusivamente módulos MSI que sean comparadores de magnitud del número de bits que sea necesario y puertas lógicas de dos entradas. Los módulos comparadores de magnitud que se utilicen deben tener tres salidas (A > B, A = B y A < B).
- 4. (1 punto) Indicar qué tipo de circuito secuencial es el siguiente y los valores de Q_0 , Q_1 y Q_2 , cuando hayan transcurrido tres ciclos de la señal de reloj. Para ello considerar que inicialmente (antes de que llegue el primer ciclo del reloj) $Q_0 = 0$, $Q_1 = 0$, $Q_2 = 0$.



5. (1.5 punto) Encontrar la forma de onda de salida del siguiente circuito que se muestra a continuación para la secuencia de entrada del diagrama.

Si consideramos el conjunto de los dos biestables como un caja negra que se comporta como un único biestable de entradas R y S y salidas Q y \overline{Q} , ¿este biestable resultante estará activado por flanco positivo, por flanco negativo o por nivel?



- 6. (1.5 puntos) Diseñar a partir de biestables y puertas lógicas un contador asíncrono que cuente según la siguiente secuencia: 0,1,2,3,6,7,0 1,2,3,6,7,.... Considerar que los biestables tienen entradas de Clear y Preset asincronas. Utilizar la mínima cantidad de biestables y puertas que sea posible.
- 7. (2 puntos) Diseñar un sistema secuencial síncrono que tenga una sola línea de entrada X que puede tomar valores 0 o 1 y una salida Z, que toma valor 1 solo cuando haya recibido como entrada X un 1 durante 3 o más ciclos de reloj consecutivos. Diseñarlo como sistema de Mealy indicando el diagrama de estados y la tabla de estados, realizando minimización del número de estados y codificación binaria de los estados de forma que sea lo más eficiente posible. Se puede utilizar cualquier tipo de biestables.