

## Examen FuTFi Julio 2017



(3) Calcular Val y Vol asumiendo VTP=VTN=1V (V00=5V)



4) Tamaño relativo de los transistores para cumplir:


| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Tamaño relativo de los transistores para cumplir:
| Considera Wmin-Lmin y VDO=5V.

3) Anterior circuito lógico en lógica Pseudo NMOS.
Redimensional para VIL=1V y V/4=4V.

El circito en pseudo unos zería:

[ (paute NMOS15vae).

6 Mob lECTURS celda SRAM (explicado).
Restricciones necesacios en el redimensionado de los transistores para garantzas su guiconomiento.




## **SRAM**

## **LECTURA**

Comenzamos precargando BIT y BIT(Neg) a 1. Se activa la línea Word, pues la celda ha sido seleccionada para ser leída. Debido, se activarán los transistores T5 y T6. En este momento, se producirá una descarga condicional de uno de los nodos Q o Q(Neg) a tierra, obteniendo así cual era el valor almacenado. Esta es una operación no destructiva, puesto que al leer el contenido de la celda no lo alteramos.

Problema: En el proceso de lectura se puede producir un pico de tensión que causa una transición. Debemos tener esto controlado pues no queremos que suceda. Para ello, haremos T3 y T4 mucho más pequeños que el resto.



## **ESCRITURA**

Para la escritura, es dato a almacenar será pasado por BIT y su complementario por BIT (Neg). Si la línea Word está a 1 (T5 yT6 activados), la celda ha sido seleccionada para ser escrita. Así, el dato que entra por BIT y BIT (Neg) será almacenado en Q y Q(Neg), respectivamente.

Problema: en este caso sí que buscamos que se produzca el pico de tensión que conlleva la transición de estados, por ello trataremos de aumentar este pico. Para lograrlo, aumentamos la resistencia de los transistores T1 y T2.

