

inversor con (W/L) N=(W/L) P. Priorigar la relocidad de respuesta (0,75 puntos).

ii/ Implementarlo con logica pseudo-NMOS con vol< IV g. Eph < 345 mA. Considerar na carça de CL=1pr mucho logica, teph < 345 mA capacidad intrinsea de la puerta logica, major que la capacidad intrinsea de la puerta logica, NO = 5V g. Rp = RN = 104 × (L/W) (0,75 puntos)

VOD=5V g. Rp = RN = 104 × (L/W) de 4 entradas en logica NP de G. Tuplementar ma AND de 4 entradas en logica NP de G. Tuplementar ma AND de 4 entradas en logica NP de

(5) Dado el circuito de la figira: (es un registro, no hay figura). c De que tipo de circuito se trata? Calcular el tien-po de setup, el retardo de propagación y el tiempo de montenimiento en función de los retardos de propagación de las puertas de transmir-sión y de los reversores (0,5) 6 Dibyar ma celda 5RAH. Explicar ou funciones en modo lectura y escritura de la transistores en en el chriesionado de la transistores aparecer en el pucomanieto? (0.75)
aparecer su funcionamieto? (0.75) (7) Considerar ma menoria NAM implementada

en pseudo NMOS i Como afecta el disero de

en pseudo NMOS i la inclusión de amplificature

por transistanes

la menoria? (0125)

susores en la menoria. the Standard Country of the property of the standard of the sandard