

# POLITECNICO MILANO 1863

# Prova Finale di Reti Logiche

Prof. Gianluca Palermo

Manuel Tacca - 10707009

Anno Accademico 2022/23

## **Sommario**

#### 1. Introduzione

- 1.1 Descrizione della specifica
- 1.2 Interfaccia del componente ed esempio
  - 1.2.1 Interfaccia del componente
  - 1.2.2 Esempio

## 2. Architettura

# 3. Risultati sperimentali

- 3.1 Sintesi
- 3.2 Simulazione

#### 4. Conclusioni

## 1. Introduzione

## 1.1 Descrizione della specifica

La specifica del Progetto Finale di Reti Logiche 2022/23 richiede l'implementazione di un modulo hardware descritto tramite VHDL.

Tale componente, che si interfaccia con una memoria già descritta, si occupa di trasmettere un certo valore da 8 bit su uno dei quattro canali output disponibili. Questo valore, insieme al canale di uscita, viene fornito al componente mediante un ingresso seriale da un bit. In particolare, i primi due bit ricevuti rappresenteranno il canale su cui trasmettere il valore ("00" rappresenterà il canale 0, "01" il canale 1, "10" il canale 2, "11" il canale 3), mentre i successivi indicheranno l'area di memoria da cui il componente dovrà prelevare il dato da portare in uscita.

L'input seriale è considerato valido fintantoché il segnale " $i\_start$ " è alto. Non appena questo si abbasserà, l'elaborazione incomincerà. " $i\_start$ " può restare alto da un minimo di 2 ad un massimo di 18 cicli di clock. I bit dell'area di memoria che non sono stati esplicitamente indicati dall'input, andranno posti a 0. Ad esempio, con un ingresso w = "01" & "1010", si otterrà che dovremmo trasmettere sul canale 1 il valore contenuto nell'area di memoria "000000000001010" (ossia 10).

L'elaborazione dell'ingresso seriale w deve avvenire entro 20 cicli di clock a partire da quando il segnale "i\_start" si abbassa. Entro tale limite il componente dovrà:

- Leggere e salvare la codifica associata con il canale di uscita,
- Leggere e salvare l'indirizzo di memoria da cui reperire il dato,
- Salvare il dato letto dall'area di memoria di cui sopra nel registro corrispondente al canale comunicato in ingresso, eventualmente sovrascrivendolo,
- Alzare il segnale "o\_done" e mandare in uscita il contenuto dei registri corrispondenti ai quattro canali output,
- Abbassare il segnale "o\_done" e mettersi in attesa di un nuovo segnale di start.

Il componente dovrà tenere conto di ogni sequenza di ingresso che avviene tra due segnali di reset. Questo vuol dire che, ad esempio, dopo aver elaborato un primo ingresso, potrebbe presentarsi un nuovo "i\_start", che ci comunicherà nuovamente un canale ed un'area di memoria. A questo punto ci potremmo trovare davanti a due casi:

- 1. Il canale di uscita è stato utilizzato in precedenza: in questo caso verrà considerato soltanto il dato dell'elaborazione corrente e dovremmo sovrascrivere il registro corrispondente perdendo quanto già presente in tale registro.
- 2. Il canale di uscita non è mai stato utilizzato prima: in questo caso non ci sarà alcuna sovrascrittura.

Ogni volta che si dovrà mandare un nuovo valore in output, anche i valori appresi dalle precedenti elaborazioni dovranno apparire in uscita. Ad esempio, se in una prima elaborazione ottengo che sul canale 0 dovrà esserci il valore 10, nelle elaborazioni successive ci dovrà sempre essere 10 sul canale 0, salvo i casi in cui ci sia un reset oppure il canale 0 venga sovrascritto.

In ogni momento il segnale "i\_rst" potrà essere alzato asincronicamente, in tal caso si dovrà reinizializzare il componente alle condizioni iniziali.

#### 1.2 Interfaccia del componente ed esempio

#### 1.2.1 Interfaccia del componente

Il componente desiderato si interfaccerà con una memoria RAM e con l'esterno tramite le seguenti porte:

```
entity project_reti_logiche is
   port (
       i_clk : in std_logic;
       i_rst : in std_logic;
       i_start : in std_logic;
       i_w : in std_logic;


       o_z0 : out std_logic_vector(7 downto 0);
       o_z1 : out std_logic_vector(7 downto 0);
       o_z2 : out std_logic_vector(7 downto 0);
       o_z3 : out std_logic_vector(7 downto 0);
       o_done : out std_logic_vector(7 downto 0);
       o_mem_addr : out std_logic;

       o_mem_data : in std_logic_vector(15 downto 0);
       i_mem_data : in std_logic_vector(7 downto 0);
       o_mem_we : out std_logic;
       o_mem_en : out std_logic : out std_logic;
       o_mem_en : out std_logic :
```

- i\_clk è il segnale di CLOCK in ingresso generato dal Test Bench;
- i\_rst è il segnale di RESET che inizializza la macchina rendendola pronta per ricevere il primo segnale di START;
- i\_start è il segnale di START generato dal Testbench;
- i\_w è il segnale W precedentemente descritto e generato dal Testbench;
- o\_z0, o\_z1, o\_z2, o\_z3 sono i quattro canali di uscita;
- o\_done è il segnale di uscita che comunica la fine dell'elaborazione;
- o\_mem\_addr è il segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- i\_mem\_data è il segnale (vettore) che arriva dalla memoria in seguito ad una richiesta di lettura:
- o\_mem\_en è il segnale di ENABLE da dover mandare alla memoria per poter comunicare (sia in lettura che in scrittura);
- o\_mem\_we è il segnale di WRITE ENABLE da dover mandare alla memoria (=1) per poter scriverci. Per leggere da memoria esso deve essere 0.

#### 1.2.2 Esempio

Per comprendere del tutto il funzionamento del componente, prendiamo in considerazione un esempio: lo scenario comprende tre START consecutivi, seguiti da un RESET e da un altro START, così da coprire i casi fondamentali discussi. Questo esempio verrà esposto tramite un diagramma temporale:




Abbiamo le prime tre sequenze seriali che portano ai seguenti rispettivi comportamenti:

- Input 1: sul canale "01" viene trasmesso il valore D0, contenuto nell'area di memoria 000000000000010 (d'ora in poi l'area di memoria verrà espressa nei termini dei bit significativi)
- Input 2: sul canale "00" viene trasmesso il valore D1, contenuto nell'area di memoria 11 e sul canale "01" il valore D0, che è stato fornito dall'input 1
- Input 3: sul canale "01" viene trasmesso un nuovo valore D2, contenuto nell'area di memoria 01 e sul canale "00" il valore D1, fornito dall'input 2.

Dopodiché abbiamo un reset, che riporta il componente allo stato iniziale, seguito da un nuovo input che trasmette sul canale "11" il valore *D3* (uguale a *D1*), contenuto nell'area di memoria 11.

## 2. Architettura

L'architettura del componente consiste in una macchina a stati finiti che gestisce tutte le operazioni che il componente deve eseguire in modo sequenziale. È una macchina di Moore sincrona i cui passaggi di stato dipendono dai segnali provenienti dalla memoria a cui è collegata (*i\_start, i\_rst*). Di seguito la rappresentazione di tale FSM:



In questo diagramma, per semplicità, non sono mostrati gli archi che a partire da ogni stato portano ad IDLE quando  $i\_rst = '1'$ .

Ogni stato ha una sua particolare funzione. Prima di andare nel loro dettaglio è tuttavia bene nominare e spiegare la funzione dei signal interni alla FSM:

```
signal count_chnl : UNSIGNED(1 DOWNTO 0)
                                                    := "10";
signal count addr : UNSIGNED(4 DOWNTO 0)
                                                    := "000000";
signal c_help
                  : INTEGER
                                                    := 1;
                                                    := "00";
signal channel
                  : STD_LOGIC_VECTOR(1 DOWNTO 0)
signal mem inv
                  : STD_LOGIC_VECTOR(15 DOWNTO 0) := "00000000000000000";
signal mem_addr
                  : STD_LOGIC_VECTOR(15 DOWNTO 0) := "00000000000000000";
signal data
                  : STD LOGIC VECTOR (7 DOWNTO 0)
                                                    := "00000000";
signal z0_reg
                  : STD_LOGIC_VECTOR(7 DOWNTO 0)
                                                    := "00000000";
                  : STD LOGIC VECTOR(7 DOWNTO 0)
                                                    := "00000000";
signal z1 reg
                   : STD_LOGIC_VECTOR(7 DOWNTO 0)
                                                    := "00000000";
signal z2_reg
                                                    := "00000000";
signal z3 reg
                  : STD LOGIC VECTOR (7 DOWNTO 0)
```

- **count\_chnl:** contatore utile a tenere conto di quanti bit del segnale in ingresso *i\_w* relativi al canale di uscita sono stati letti fino a questo momento. Poiché questo dato va sempre fornito e poiché il numero di bit di codifica del canale è uguale a due, conviene inizializzare il *count\_chnl* a "10".

- **count\_addr:** contatore utile a tenere conto del numero di bit relativi all'area di memoria forniti in ingresso, parte da 0 e può raggiungere 15.
- **c\_help:** contatore di utilità per l'inversione dei bit relativi alla memoria.
- **channel:** signal con il compito di mantenere la codifica del canale di uscita.
- mem\_inv: signal che mantiene esattamente come vengono forniti i bit relativi all'area di memoria. Ad esempio, se abbiamo come indirizzo di memoria "10110", i\_w trasmetterà 0 1 1 0 1 → che verrà memorizzato dal signal mem inv esattamente così: "0000000000001101".
- mem\_addr: signal che mantiene correttamente l'indirizzo di memoria da cui recuperare il dato da trasmettere. Con riferimento all'esempio del punto precedente, mem\_addr = "000000000010110"
- data: signal che mantiene il dato da trasmettere, letto dalla memoria all'indirizzo contenuto in mem addr
- zx\_reg: signal che svolge la funzione di registro, prima di alzare il segnale di 'o\_done', il valore contenuto in data verrà memorizzato nel registro corrispondente. Per determinare quale sia il registro corretto è sufficiente consultare il contenuto del signal channel.

Ognuno dei dieci stati della FSM sopra rappresentata svolge una determinata operazione. Ora che sono chiari i segnali interni, vediamo di che cosa si occupa ogni stato:

- 1. **IDLE**: È lo stato iniziale, porta tutti i segnali interni alla condizione iniziale ed attende che si alzi il segnale *i\_start*.
- 2. **START:** Si occupa di leggere i bit seriali *i\_w* e di inserirli all'interno di *channel* e di *mem\_inv*. Ad ogni fronte di salita del clock decrementa il contatore relativo al canale (*count\_chnl*) finché non raggiunge il valore "00", dopodiché passa all'incremento di *count\_addr* ed all'inserimento dei bit così come arrivano in *mem\_inv*. Restiamo in questo stato finché il segnale *i\_start* non si abbassa.
- 3. **FIX\_ADDR:** Si occupa di invertire i bit significativi (quelli letti da *i\_w* con *i\_start='1'*), di modo da avere nel segnale *mem\_addr* il corretto indirizzo di memoria. Ad ogni ciclo di clock, scambia il primo e l'ultimo bit di *mem\_inv*, inserendoli in *mem\_addr*, per poi passare al secondo ed al penultimo, al terzo ed al terzultimo eccetera. Ad ogni iterazione incrementa *c\_help* e decrementa *count\_addr* per tenere traccia delle posizioni da invertire al clock successivo. L'operazione termina quando questi due contatori sono di uguale valore (quando il numero di bit validi per l'indirizzo di memoria è dispari) o quando *count\_addr < c\_help* (quando il numero di bit validi per l'indirizzo di memoria è pari). Prima di passare allo stato successivo, alza il segnale di interfaccia *o\_mem\_en*.
- 4. **MEM\_LOOKUP:** pone nel segnale di interfaccia *o\_mem\_addr* il valore contenuto nel segnale interno *mem\_addr*.
- 5. WAIT\_DATA: fa passare un ciclo di clock per attendere il dato da leggere
- 6. **READ\_DATA:** inserisce nel segnale *data* quanto presente in *i\_mem\_data*
- 7. **STABILIZE\_DATA:** abbassa *o\_mem\_en*, cancella il valore in *o\_mem\_data* e fa passare un ciclo di clock
- 8. **WRITE\_Z\_REG:** Si occupa di scrivere nel registro corretto il valore appena appreso. Per farlo si serve di un meccanismo simile ad un componente demultiplexer: a seconda del contenuto di *channel*, tramite un case when determina in quale dei quattro registri scrivere il valore.


- 9. **DONE:** alza il segnale *o\_done* e mette in ogni rispettiva uscita *o\_zx* il corrispondente valore contenuto in *zx\_reg*.
- 10. **WAIT\_START:** abbassa il segnale *o\_done*, fa tornare a 0 i valori *o\_zx*, reinizializza i valori di *channel, mem\_addr, mem\_inv, data, count\_chnl, count\_addr, c\_help* e si mette in attesa di un nuovo start. Restiamo in questo stato fintantoché *i start='0'*.

# 3. Risultati sperimentali

#### 3.1 Sintesi

Il componente è correttamente sintetizzabile ed implementabile con un totale di 344 LUT e 167 FF. Il consumo totale di potenza è 2.819W.


0.000



#### 3.2 Simulazioni


Per verificare il corretto funzionamento del componente ho deciso di utilizzare, oltre al testbench fornito dal professore, dei testbench sui casi limiti espressi nella specifica. I risultati ottenuti verranno mostrati di seguito:

- Testbench del docente:



#### - Testbench w=2:

Testbench volto al testing del caso in cui abbiamo in ingresso il numero minimo di bit. Ossia, quando viene fornito soltanto il canale di uscita. Ho deciso di mettere nell'area di memoria 0 il valore 64 e di trasmetterlo in ordine dall'uscita 0 alla 4.




#### Testbench w=18:

In questo testbench verifico il funzionamento del componente nel caso in cui *i\_start* resta alto per 18 cicli di clock, ossia il tempo massimo. In questo caso non vanno aggiunti '0' infondo all'indirizzo di memoria poiché avremmo tutti bit validi. La difficoltà di questo testbench è di avere il risultato in output entro i 20 clk dopo che *i\_start* si abbassa.




#### - Testbench multireset:

In questo testbench verifico il funzionamento del componente in termini del segnale asincrono di reset, alzandolo diverse volte in diversi stadi di elaborazione. Viene alzato dopo aver letto il channel, dopo aver letto channel e mem\_addr, dopo il risultato di un'elaborazione (o\_done = '1'), dopo due elabrazioni consecutive. In tutti i casi il comportamento si è rivelato quello desiderato.



#### - Testbench multistart:

In questo caso si verifica il comportamento corretto nel caso in cui ci siano molti start consecutivi. Ho usato 4 start per assegnare rispettivamente a ch0 <-10, ch1 <-20, ch2 <-30, ch<-40, seguiti da due start che vanno ad invertire i valori in ch0 e in ch3: ch3 <-10, ch0 <-40.



Oltre a questi testbench, il componente è stato testato anche su altri, più generici, risultando in tutti corretto sia in simulazione Behavioral, che in simulazione funzionale Post-Synthesis.

## 4. Conclusioni

Ho scelto di utilizzare un'implementazione seguendo l'utilizzo di una FSM siccome reputo questa la soluzione più semplice e intuitiva. Probabilmente si sarebbe potuto usare un approccio diverso, andando ad integrare diversi componenti con processi a sé stanti che sarebbero stati chiamati dalla FSM tramite dei segnali interni. Ad esempio, per quanto riguarda l'inversione dei bit che indicano l'area di memoria, oppure per la decisione del canale su cui scrivere, che sono operazioni funzionali, si sarebbero potuti utilizzare due componenti esterni interfacciati con la FSM, che non avrebbe più avuto logica interna, ma avrebbe svolto il compito di controllore, gestendo soltanto i passi da svolgere nell'elaborazione. Inizialmente ho utilizzato questo approccio, che poi ho abbandonato per uno più pratico. Tuttavia, un approccio simile a quello descritto sopra avrebbe diminuito l'utilizzo di LUTs, che in questo caso è molto alto, raggiugendo forse un risultato migliore in termini di prestazione e risorse.