Lenguajes de Descripción de Hardware

Verilog

Contenido

- > HDLs
- Verilog
 - Módulos
 - Interfaz
 - Variables
 - Comportamiento
- > Niveles de Abstracción
 - Descripción Estructural
 - Descripción Algorítmica
- > Test Benches

Objetivos de la Clase

- Conocer qué son los Lenguajes de Descripción de Hardware.
- Aprender la sintaxis básica de Verilog y su metodología de desarrollo.
- Describir Circuitos Combinacionales en Verilog.
- > Realizar primera etapa de testing a un módulo:
 - Test Benches
- Primer Trabajo Práctico: ALU


HDLs



HDLs

- Lenguajes de Descripción de Hardware
- Inicialmente creados para documentar y simular circuitos.
- El código es interpretado por un Sintetizador.
- Más populares: Verilog, VHDL.

Ejemplo Módulo Simple




Verilog




Ejemplo Módulo Simple

```
module modulo simple
  input wire A,
  input wire B,
  input wire C,
  output wire x,
  output wire y
   wire e;
   assign e = A & B;
   assign y = \sim C;
   assign x = e \mid y;
endmodule
```



Diseño de caja negra

Según el flujo de diseño, todo hardware se especifica como una «caja negra» que define sus entradas y salidas. En verilog esta caja negra se denomina module (módulo).



El módulo

- Tiene un nombre, puertos de I/O y parámetros de configuración (la interfaz externa);
- > Declaración de constantes y variables;
- Sentencias y/o procesos concurrentes (funcionalidad);






Verilog


Módulos: Interfaz

Interfaz: Puertos

- Las conexiones externas pueden ser puertos de entrada, de salida o bidireccionales
- > El tipo de puerto determina la dirección de los datos:
 - A través de los puertos de entrada entran datos y señales, es decir, se leen. (no se pueden escribir). Se especifican como input
 - A través de los puertos de salida se envían datos y señales, es decir, se escriben (pueden leerse!). Se especifican como output
 - A través de los puertos bidireccionales se envían y reciben datos y señales. Se especifican como inout



Interfaz: Parámetros



Interfaz: Parámetros

Los parámetros son constantes.

```
parameter MSB = 7;
parameter R = 25, F = 9;
parameter AVERAGE_DELAY = (R + F) / 2;
parameter BYTE_SIZE = 8, BYTE_MASK = BYTE_SIZE - 1;
```

Módulos

- Principal entidad de diseño de Verilog.
- Las primeras líneas de la declaración especifican el nombre del módulos y sus puertos (dirección, tipo, tamaño y nombre)

Módulos Parametrizados

```
module add_sub
                                NB_IN = 8,
    parameter
    parameter
                                NB_OUT
                                        = 8
                                                  add
                                                  in1
                                                              oot
            wire
                    [NB_OUT - 1 : 0]
    output
                                         oot,
                                                      add_sub
            wire
    input
                                         add,
                                                  in2
                                                             NB_OUT
    input wire
                    [NB_IN - 1 : 0]
                                         in1,
                                                  NB_IN
    input wire
                    [NB_IN - 1 : 0]
                                         in2
    //Statements
endmodule
```



Módulos: Variables



Variables

- Las variables se llaman registros. Los registros a su vez pueden poseer distintos tipos de datos: reg, integer, real, time y otras.
- Las variables se utilizan para almacenar valores, lo que no siempre implica la síntesis de memoria en la implementación de hardware
- ➤ Ejemplo:

```
reg unRegistro; //1-bit reg
integer a; // 32 bit integer
```

Variables

- Los números por defecto son enteros de 32 bits (base 10)
- Pueden especificarse otras bases y longitudes:

number of bits	<u></u>	radix	value	
	_			

Table 2-1 Radix Specifiers

Rac	lix Mark	Radix	
'b	'В	Binary	
'd	'D	Decimal	(default)
'h	' H	Hexadeci	mal
0	0	Octal	

number	stored value	comment
5'b11010	11010	
5'b11_010	11010	_ ignored
5,032	11010	
5'h1a	11010	
5'd26	11010	
5'b0	00000	0 extended
5'b1	00001	0 extended
5'bz	ZZZZZ	z extended
5'bx	xxxxx	x extended
5'bx01	xxx01	x extended
-5'b00001	11111	2's complement of 00001
'b11010	000000000000000000000000000000000000000	extended to 32 bits
'hee	00000000000000000000000011101110	extended to 32 bits
1	000000000000000000000000000000000000000	extended to 32 bits
-1	111111111111111111111111111111111111111	extended to 32 bits

Variables: Lógica de 4 estados

- El o y 1 lógico no son suficientes para representar todos los estados de un sistema digital. Verilog tiene una lógica de 4 estados que permite que los *reg* y los *wires* sean:
 - x: desconocido
 - o: false o nivel cero
 - 1: true o nivel 1
 - z: alta impedancia

Variables: Ej. lógica 4 estados

Table 2-2 Numbers and Their Values

Number	Value	Number	Value
8 'b0	00000000	8'b1	00000001
8'bx	xxxxxxx	8 'hz1	zzzz0001
8'b1x	0000001x	8 'x1	xxxxxxxl
8 'b0x	0000000x	8'bx0	0xxxxxxx
8 'hx	xxxxxxx	8'hz	ZZZZZZZ
8'hzx	ZZZZXXXX	8 'h0z	0000zzzz

Variables: Buses

Los buses se declaran como elementos de varios bits.Se pueden concatenar bits para obtener un bus.

Variables: Buses

- Los buses pueden realizarse tanto con conexiones (wire) como con variables (reg).
- En la declaración de un bus, el valor y el orden de los índices de los bits, determina el tamaño del bus y la ubicación del bit más significativo.

```
      wire
      [7:0] bus_A;
      wire
      [0:7] bus_B;

      reg
      [7:0] data_A;
      reg
      [0:7] data_B;

      MSB
      LSB

      bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
      bit 0 bit 1 bit 2 bit 3 bit 4 bit 5 bit 6 bit 7
```

Variables: Tipos de datos

- Wire: Representa una conexión física, utilizada para conectar compuertas o módulos. El valor de un wire puede ser leído en un bloque o una función, pero no asignado.
 - wire [1:0] wire_name;
- Registers: Representan variables que guardan información.
 - reg [1:0] reg_name;

Verilog



Módulos: Comportamiento

Comportamiento: Sentencias Concurrentes

Luego de completar la declaración de puertos, parámetros, constantes y variables, el paso que sigue es describir la funcionalidad del módulo. Esto se realiza mediante sentencias concurrentes.

```
module chip
#(//parámetros)
(//puertos: entradas, salidas
);

Procesos
concurrentes

endmodule

Todos simultáneos
```

Comportamiento: Conexiones

- Para crear señales internas que modelan conexiones eléctricas se usan los wires.
- ➤ Los puertos de I/O son wires por defecto.
- > Se usa el keyword wire para declararlos:

```
wire AB;
```

> Se usa el keyword **assign** para asignar un valor:

```
assign AB = A & B;
```

Se puede declarar un wire y asignarlo en la misma línea:

```
wire AB = A \& B;
```


Comportamiento: Conexiones

- Todo wire debe declararse previamente a su uso (lectura o asignación).
- Hay wires externos (puertos) e internos al módulo:

```
Las conexiones externas se declaran entre paréntesis a continuación del
   nombre del módulo.
                  module compuerta (
                    input
                            entrada1,
                    input entrada2,
                    output salida
                    wire
                            conex int;
Las conexiones
                    assign conex int = entradal & entrada2;
internas se
                    assign salida = ~conex int;
definen en la
sección
                  endmodule
declarativa del
módulo
```

Comportamiento: Ejemplo wires

```
// Verilog code for AND-OR-INVERT gate
module AOI
   input wire A,
    input wire B,
   input wire C,
    input wire D,
   output wire F
  wire AB, CD, O;
  assign AB = A \& B;
  assign CD = C \& D;
  assign O = AB \mid CD;
  assign F = \sim 0;
endmodule // end of Verilog code
```



Comportamiento: Op. Aritméticos

Operadores aritméticos













Comportamiento: Op. Binarios

Operadores binarios a nivel de bits y de reducción



not (negación, inversión)

x = ~ y; // solo a nivel de bits, arg. único



and (y)

```
x = y & z; //nivel bits
w = & u; //reducción
```



```
x = y | z; //nivel bits
w = | u; //reducción
```




xor (o exclusivo)

```
x = y^2; //nivel bits x = y^2; //nivel bits
w = ^ u; //reducción
```



```
x = ~& z; //solo reducción
```




```
x = ~ z; //solo reducción
```



xnor (no o exclusivo)

$$x = y \sim z$$
; //nivel bits
 $w = \sim u$; //reducción

Comportamiento: Op. binarios de desplazamiento



Right shift (desplazamiento a la derecha)


```
x = z >> 3; /* si z es 1011 0011
                  x será 0001 0110
                  es decir rellena
                  con ceros*/
```



Left shift (desplazamiento a la izquierda)

```
x = z \ll 3; /* si z es 1011 0011
                  x será 1001 1000
                  idem anterior */
```

Comportamiento: Op lógicos y relacionales con resultado booleano



Comportamiento: Op. de concatenación y replicación

```
Concatenación de argumentos
x = { a, b }; /* si a es 011 y b es 110
x será 011_110 */
```

Operador de replicación

```
Replicación de un argumento
x = { a {b}}; /* si a es 3 y b es 110
x será 110_110_110 */
```

Comportamiento: Extensiones Aritméticas para enteros

- Los tipos de datos reg y wire pueden declararse como signed.
 reg signed [63:0] data;
 wire signed [11:0] address;
- Los números pueden declararse como signed.
 16'shC501 //hexadecimal long. 16 bits con signo
- Los operadores aritméticos <<< y >>> mantienen el signo del operando.
- Las funciones del sistema \$signed() y \$unsigned() permiten convertir sus argumentos a signed o unsigned.

Comportamiento: Op. Aritméticos con signo



Right shift (desplazamiento a la derecha)

```
x = z >>> 3; /* si z es 1011_0011
                 x será 111 0110 es decir
                  rellena con el signo para
          variables signed, sino con ceros */
```




Left shift (desplazamiento a la izquierda)

```
x = z <<< 3; /* si z es 0011 0011
                  x será 1001 1000
                  rellena con ceros
                  y el resultado sigue siendo
                  signed */
```

Ejercicio

Con lo visto desarrollar en Verilog un módulo llamado multi_compuerta, según el diagrama siguiente, sintetizar con el ISE, sin warnings, y mostrar el esquemático RTL y de tecnología generado.



Niveles de Abstracción

Niveles de abstracción

System Architectural Behavioral Algorithmic Register Transfer Level (RTL) **Boolean Equations** Structural Gates Switches **Transistors** Polygons Masks

Tipos de descripciones

Cada estilo de descripción posee un grado de abstracción y dificultad diferente.




Niveles de Abstracción

Descripción Estructural

Descripción Estructural

También llamada Procedural




Una descripción estructural de un diseño emplea componentes previamente definidos y los interconecta de manera adecuada.

Descripción Estructural

Sentencias utilizadas por la descripción flujo de datos: asignación condicional.

```
assign destino = (condición) ? fuenteV : fuenteF;
```


fuenteV y fuenteF pueden ser expresiones, variables o constantes condición es una expresión con resultado booleano.



Descripción Estructural

Sentencias utilizadas por la descripción flujo de datos: asignación condicional.

Es ideal para describir multiplexores 2x1:




Niveles de Abstracción

Descripción Algorítmica

Descripción Algorítmica

También llamada Behavioral




Define un diseño mediante algoritmos secuenciales similares a los utilizados en lenguajes de programación convencionales.

Por ende, utiliza sentencias secuenciales.

Descripción Algorítmica

La base de las descripciones secuenciales: los bloques initial y always.

Los bloques **initial** y **always**, son construcciones que permiten, dentro de un lenguaje concurrente como Verilog, la declaración de sentencias secuenciales.



Descripción Algorítmica: Bloques Always

En estos bloques se pueden escribir sentencias secuenciales solamente.

```
always...
begin
/*sentencias
secuenciales*/
end
```

- Inicia cuando arranca la simulación.
- Reinicia cuando se alcanza el fin del bloque (end).

Descripción Algorítmica: Lista de Sensibilidad

El bloque always: su estructura


```
always @(lista_de_sensibilidad)
begin [: nombre_bloque]

/* sentencias
    secuenciales*/
end
```



Descripción Algorítmica: Lista de Sensibilidad

La lista de sensibilidad define a través de las variables listadas en ella, el momento de evaluación del bloque. Cuando alguna de estas variables cambie de valor, éste se ejecutará.



Descripción Algorítmica: Bloque Always

- > Eventos regulares
 - o Cambio de valor de una señal
 - A la transición de uno a cero (posedge)
 - A la transición cero a uno (negedge)
 - o Permite sintetizar lógica secuencial (sincronizada a un clock)
 - o SOLO USAR POSEDGE O NEGEDGE EN SEÑALES DE CLOCK
- No se recomienda mezclar tipos de eventos en la lista sensitiva

always @(posedge a or b or c) //MAL!

Descripción Algorítmica: Bloque Always, combinacionales y secuenciales

- Always usado para lógica combinacional
 - o La lista de sensibilidad debe ser tipo por nivel.
 - Se sintetiza lógica combinacional si la lista de sensibilidad es equivalente a

 (*).
- Always usado para lógica secuencial
 - Si la lista de sensitividad es por flanco, flip-flops son generados.
 - O Si la lista de sensibilidad es por nivel, y hay ejecuciones del bloque en las que el valor de una variable no es explícitamente asignado, se genera un latch para dicha variable.

Descripción Algorítmica: Bloque Always, asignaciones bloqueantes

- ➤ La asignación se realiza con "=".
- Las asignaciones se realizan secuencialmente en el orden en el que aparecen. Una asignación no se realiza hasta que se completa la anterior.
- Usar este tipo de asignaciones para bloques combinacionales.

```
always@(*)
begin

ids = {N_LANES * NB_ID{1'b0}};

for( i = 0; i < N_LANES; i = i + 1 )

if( locked_ids[i] )

ids[(i+1) * NB_ID - 1 -: NB_ID] = i[NB_ID -1 : 0];

end
```

Descripción Algorítmica: Bloque Always, asignaciones no bloqueantes


- ➤ La asignación se realiza con "<=".
- > Todas las asignaciones dentro de un bloque suceden en paralelo.
- > Se utiliza para modelar lógica secuencial (Flip-Flops).
- ➤ Utilizar siempre en bloques always @(posedge clock)

Descripción Algorítmica: If... else

El bloque always

Sentencia condicional if ... else

condición es una expresión con resultado booleano



Descripción Algorítmica: Case 1/2

Descripción Algorítmica: Sentencias Secuenciales

El bloque always

El condicional múltiple case

Descripción Algorítmica: Case 2/2

```
always @(irq) begin
case (case_expression) // case statement header
                                                             {int2, int1, int0} = 3'b000;
 case_item_1 : begin
                                                             casez (ira)
  case_statement_la;
                                                               3'b1?? : int2 = 1'b1;
   case_statement_1b;
                                                               3'b?1? : int1 = 1'b1;
 end
                                                               3'b??1 : int0 = 1'b1;
 case_item_2 : case_statement_2;
                                                               default: {int2, int1, int0} = 3'b000;
 default : case_statement_default;
                                                             endcase
endcase
                                                          end
```

Descripción Algorítmica: Bucle for

```
integer j;
for (j=0;j<=7;j=j+1)
begin
  c[j] = a[j] + b[j];
end</pre>
```

Descripción Algorítmica: Bloques Procedurales

- Dos tipos de bloques: initial y always.
- Solo puedo asignar variables del tipo reg en estos bloques. NO WIRE.
- Initial: Se ejecuta una sola vez al inicio de la simulación. En general este bloque NO ES SINTETIZABLE. Solo se utiliza en testbenches.
- Always: Bloque concurrente que se ejecuta continuamente. Todos los always dentro de un módulo se ejecutan simultáneamente.

```
wire
            reset;
           flop, sec;
reg
initial
begin
    reset = 1'b1;
   reset = 1'b0:
end
always @(posedge i_clock)
                                    always @(*)
   if( reset )
                                        sec = input_value ^ 1'b0;
        flop <= 1'b0;
   else
        flop <= input_value;
```

Ejemplo: Comparación

Estructural

- Piense en la implementación
- El orden de las sentencias no importa
- Se usan sentencias assign o generate
- Descripción más compleja
- Se debe construir el circuito digital

Algorítmica

- Piense en el resultado
- El orden de las sentencias sí importa
- Se usan sentencias initial u always
- Descripción más sencilla
- Pueden emplearse sentencias de control de flujo: if, case, for.

```
wire c, d;
assign c = a & b;
assign d = c |b;
```

```
reg c, d;
always@ (a, b, c)
begin c = a & b;
d = c |b;
end
```

Ejemplos

```
module sumador
                                         NB DATA
                                                        160.
    parameter
                                         NB CNT
    parameter
                                                        64
   // OUTPUTS.
                   [NB CNT - 1 : 0]
    output wire
                                        o counter,
                                        o alarm cnt,
    output wire
   // INPUTS.
    input wire
                                        i valid,
   // CLOCKS & RESETS.
                                        i reset,
    input
           wire
    input
           wire
                                        i clock
);
                                        MAX COUNT =
                                                        8;
    wire
                    [NB_CNT -1:0]
                                        next count;
                    [NB CNT -1:0]
                                        count;
    reg
    assign next count = count + {NB_CNT-1{1'b0},1'b1};
    always @(posedge i clock) begin:counter valid
       if(i reset || o alarm cnt)
            count <= {NB CNT{1'b0}};</pre>
        else if(i valid)
            count <= next count;</pre>
   assign o alarm cnt = (count == MAX COUNT);
endmodule//sumador
```

Ejemplos: Generate


```
N FRAMERS =
parameter
                                         N FRAMER LANES = 2
parameter
                                         N_LANES = N_FRAMERS*N_FRAMER_LANES;
L0 = 0 ;
                                         L1 = 1
                                                        = 3
genvar
wire [NB_DATA -1:0 ] ii
data_g
   for( ii=0; ii < NB LANE DATA; ii=ii+1 )</pre>
   begin: forgen interleave
       assign data g[ii + LO*NB LANE DATA] = i data[ii*N LANES + LO];
       assign data g[ii + L1*NB LANE DATA] = i data[ii*N LANES + L1];
       assign data g[ii + L2*NB LANE DATA] = i data[ii*N LANES + L2];
       assign data g[ii + L3*NB LANE DATA] = i data[ii*N LANES + L3];
   end // forgen interleave
```

Instanciación de Módulos

```
nombre modulo
# (
    .parametro modulo
                        (valor parametro)
nombre instancia
                         (conexion 1),
    .nombre puerto 1
    .nombre puerto 2
                         (conexion 2)
```



- Es un programa especial escrito en Verilog para verificar el diseño (DUT, Design Under Test)
- > Imita un laboratorio físico para probar el circuito
- Se generan las señales de estímulo de entrada del diseño (test vector)
- > Se evalúan las salidas del circuito (análisis)



- ☐ Es un módulo que no tiene puertos de I/O
- Instancia el módulo a probar (DUT)
- Utiliza variables (regs) para crear el test vector (stimulus)
- Conecta el test vector a las entradas del DUT
- Utiliza wires para conectar las salidas del DUT
- Utiliza bloques initial para generar el stimulus y evaluar las salidas

```
module test DUT; // No tiene puertos
      //DUT I/Os
      reg A, B, SEL;
      wire F;
      // DUT instantiation
       DUT my dut(.A(A), .B(B), .SEL(SEL), .F(F));
      //Stimulus
      initial begin
             A = 0; B = 1; SEL = 0;
             #20 SEL = 1;
      end
      //Analysis
      initial $monitor($time, A, B, SEL, F);
endmodule
```

Test Benches: Stimulus


 En un bloque initial creamos el estímulo del componente a testear.

```
initial
// Stimulus
begin
    SEL = 0;
    A = 0;
    B = 0;
    #10 A = 1;
    #10 SEL = 1;
    #10 B = 1;
```

end

Test Benches: Captura de las respuestas

```
// Analysis
initial $monitor($time, SEL, A, B, F);
```



Test Benches: Funciones y Tareas del Sistema

- > Existen tareas y funciones predefinidas en Verilog.
- Sintácticamente todas las tareas y funciones del sistema comienzan con \$
- > Proveen funcionalidad para:
 - Input-output desde archivos, la pantalla y el teclado
 - Control de simulación y debugging
 - Chequeos de tiempo, y análisis de probabilidades
 - Funciones de conversión entre los diferentes tipos

Test Benches: Funciones y Tareas del Sistema

> \$display

display values

> \$monitor
changes

- trace value-
- > \$fopen, \$fclose open, close a file
- > \$readmem
 tasks

memory read

> \$time

- simulation time
- >\$finish, \$stop \$end stop simulation
- > \$dumpvars dump data to file for
- \$setup, \$hold checks

waveform display

setup and hold timing

Test Benches: Mostrar por Consola: \$display

Muestra los valores en el formato elegido por el usuario (parecido a un printf de C):

\$display \$displayb \$displayh \$displayo

```
reg [7:0] A;
initial begin
    A = 8b0000_1111 ;
    $display ("%d %b %0b %h %0h", A, A, A, A);
end
```

Test Benches: FILE I/O

- La función **\$fopen** abre un archivo y le asigna el file descriptor. **\$swrite** escribe las salidas formateadas a un string.
- Verilog también provee tareas para la entrada de datos desde archivos o strings. \$fgetc, \$fscanf, \$sscanf son para obtener caracteres desde un archivo, otras input tasks sirven para leer datos de memoria directamente. \$fread, \$readmemh.

Referencia

FPGA Prototyping By Verilog Examples:
 Xilinx Spartan-3 Version, Pong P. Chu

