

# Trabajo Práctico 2 — Introducción a caches

[6620] Organización de Computadoras Segundo cuatrimestre de 2020

Alumno:	LONGO ELIA, Manuel
Alumno:	BURMAN, Federico
Alumno:	ZAIETZ, Azul

### $\mathbf{\acute{I}ndice}$

1. Objetivos										
2.	Alcance	2								
3.	3. Requisitos									
4.	4. Descripción									
5.	<ul> <li>Desarrollo</li> <li>5.1. Predicción teórica del comportamiento del cache</li> <li>5.2. a) Detalle de todos los comandos usados para recolectar los datos de cada una de las corridas: invocacion de valgrind, cg annotate, etc.</li> <li>5.3. b) Incorporar las anotaciones línea por línea de cg annotate correspondiente al archivo .c del benchmark analizado.</li> <li>5.4. c) Explicar en detalle por qué se produce la cantidad de desaciertos indicada sobre L1D para cada una de las configuraciones del sistema de memoria del cuadro 1 1</li> <li>5.5. d) Calcular la cantidad total de accesos a memoria, aciertos y desaciertos realizada por el cache L1D.</li> <li>5.6. e) Calcular las tasa de desacierto para L1D asociada a cada combinacion de benchmark y configuracion del sistema de memoria.</li> <li>5.7. f) Contrastar detalladamente los resultados de los calculos con las simulaciones. Justificar todo.</li> </ul>	2 2 3 3 5 8 8 8								
6.	El código fuente de todos los archivos analizados	12								
7.	7. El código MIPS32 generado por el compilador									
8.	8. Conclusión									
9.	Link al repositorio de github	18								

#### 1. Objetivos

Estudiar el comportamiento de los sistemas de memoria cache utilizando una serie de escenarios de análisis o benchmarks descriptos a continuación.

#### 2. Alcance

Este trabajo práctico es de elaboración grupal, evaluación individual, y de carácter obligatorio para todos alumnos del curso.

#### 3. Requisitos

El trabajo deberá ser entregado personalmente, en la fecha estipulada, con una carátula que contenga los datos completos de todos los integrantes, un informe impreso de acuerdo con lo que mencionaremos en la sección 6, y con una copia digital de los archivos fuente necesarios para compilar el trabajo.

#### 4. Descripción

En este trabajo estudiaremos el comportamiento de una serie de configuraciones de sistemas de memoria cache, analizando la ejecución de un programa que permite multiplicar matrices cuadradas con cachegrind cachegrind.

A lo largo de este TP, adoptaremos las 3 configuraciones para el nivel 1 y 2 del sistema de memoria cache indicadas en el cuadro 1. En todos los casos la capacidad total será de 32 kbytes, y el tamaño de línea 32 bytes. Para cada una de estas configuraciones, deberá estudiarse el comportamiento de las mismas al ejecutar una implementación del algoritmo naive de multiplicación de matrices cuadradas. Para ello, deberá usarse el entorno QEMU del trabajo anterior [2], y la el programa cachegrind [3], una herramienta de profiling y simulación de sistemas de memoria cache multinivel que forma parte de la suite de software Valgrind [4].

#### 5. Desarrollo

Usando las herramientas, deberá ejecutarse el algoritmo naive de multiplicación de matrices repetidas veces, con tamaño de matriz progresivamente crecience: n = 0, 2, 4, 8, ..., en donde n representa la cantidad de filas y columnas de la matriz. Deberán estudiarse los accesos que el algoritmo realiza sobre el sistema de memoria para acceder a los elementos de la matriz y calcular los productos internos de los vectores fila y columna. Los resultados deberan representarse en un diagrama como el de la figura 1 que permita representar en la cantidad de desaciertos del cache L1D en funcion de n, como así tambien la tasa misses asociada. Asimismo, cada grupo deberá realizar una predicción teórica del comportamiento del cache, el cual deberá contrastarse con las mediciones de cachegrind y documentadas en el informe (coincidan o no). En este trabajo práctico no se requiere estudiar el comportamiento de otros niveles de cache (solo L1D).

#### 5.1. Predicción teórica del comportamiento del cache

Las memorias caché a analizar tendrán diferentes comportamientos basados en sus estructuras fisicas (compuertas), y tambien en sus métodos de alocación de bloques de memoria en Cache. Estos diferentes comportamientos se verán reflejados en los tiempos de ejecución de los programas para los mismos benchmarks y también en la cantidad de misses y hits que se producen. Una de las cosas a analizar en el tp es que tanta relación hay entre el tiempo de ejecución y la cantidad de misses y hits que hay en cada tipo de caché. Las asociativas, a diferencia de las de mapeo directo, cuentan con un mayor grado de complejidad electrónica, lo que implica más cantidad de

multiplexores y comparaciones por hacer. Esto puede llevar a mayor tiempo de ejecución para misma cantidad de misses. Por otro lado, si la dimensión de las matrices aumenta, y también así la posibilidad de que se produzcan misses en caché, las asociativas tenderán a tener menos misses por su complejidad y su mayor flexibilidad para guardar diferentes bloques de memoria en distintos lugares de la caché.

## 5.2. a) Detalle de todos los comandos usados para recolectar los datos de cada una de las corridas: invocacion de valgrind, cg annotate, etc.

Para compilar:

```
cc -Wall -g -o /tmp/mult main.c matrix.c multiplicar.c
```

Para correr el cachegrind sobre el programa:

```
/opt/valgrind/bin/valgrind --I1=32768,4,32 --D1=32768,2,32
```

```
--tool=cachegrind /tmp/mult < input.txt
```

Para cada tipo de memoria, se corrió el parámetro característico indicado en la tabla del enunciado

Para correr el Cg annotate sobre la función que multiplica las matrices usamos el siguiente comando especificándole cuál es el archivo generado por el cache grind:

/opt/valgrind/bin/cg\_annotate cachegrind.out.1170 /root/TP2/OrgaCompusTP2/multiplicar.c

## 5.3. b) Incorporar las anotaciones línea por línea de cg annotate correspondiente al archivo .c del benchmark analizado.

Figura 1: Matriz de 2x2 - Misses iguales para todos los tipos de caches

Figura 2: Matriz de 16x16 - Misses iguales para todos los tipos de caches

	•								#endif
17	2	2	6	0	0	2	1		for(kk=0; kk <en; kk+="bs)&lt;/td"></en;>
17					0				for(jj=0; jj <en; jj+="bs)&lt;/td"></en;>
520			194		0	65			for(i=0; i <n; i++)<="" td=""></n;>
41,664			16,640	9		4,160	0	Θ	for(j=jj; j <jj+bs; j++)="" td="" {<=""></jj+bs;>
45,056			24,576	1,046	1,026	4,096		Θ	<pre>sum = mr-&gt;array[i*n+j];</pre>
2,666,496	3	3	1,064,960	260	. 0	266,240	0	Θ	for(k=kk; k <kk+bs; k++)<="" td=""></kk+bs;>
6,291,456	2	2	3,407,872	17,691	2,049	262,144	0	Θ	sum += m1->array[i*n+k] * m2->array[k*n+j];
45,056	1	1	24,576	. 0	0	4.096	4,033	Θ	mr->array[i*n+j] = sum;
1	Θ	0	1	Θ	Ö	Ö	Ö	Θ	return mr;
6									}

Figura 3: Matriz 64x64 para C1

Figura 4: Martiz de  $256 \times 256$  para C1

Figura 5: Matriz 64x64 para C2

Figura 6: Matriz 256x256 para C2

Figura 7: Matriz de 64x64 para C3

Figura 8: Matriz de 256x256 para C3

## 5.4. c) Explicar en detalle por qué se produce la cantidad de desaciertos indicada sobre L1D para cada una de las configuraciones del sistema de memoria del cuadro 1 1

#### • Acceso a instrucciones en memoria

La primera columna que genera el Cachegrind muestra la cantidad de accesos a instrucciones que hace el programa. La segunda columa muestra la cantidad de misses que se producen en la memoria cache cuando se quiere acceder a dichas instrucciones. Como era de esperar, la cantidad de accesos a las instrucciones aumenta de manera exponencial a medida que se aumenta la dimensión de las matrices a multiplicar. Sin embargo, la cantidad de misses que se producen es fija, sin importar el tipo de memoria caché ni la dimensión utilizada. Esto significa que una vez que se cargan en caché las instrucciones que multiplican las matrices, quedan almacenadas durante todo el proceso. Cada linea de C suele representar varias líneas de código en assembly, por lo que explica que por más que los misses ocurran sólo en la primera iteración de cada uno de los for, el número de misses por línea sea mayor a 1.

#### Acceso a datos

En los accesos a los valores de las matrices es donde podemos encontrar las mayores diferencias en los comportamientos de las diferentes arquitecturas de caché.

De todas formas, estas diferencias no aplican para todos los benchmarks. Se puede observar que para las multiplicaciones de las matrices de 2x2 y las de 16x16, la cantidad de misses de caché es la misma. Esto se puede explicar por la simple razón de que a menor cantidad de accesos a datos, menos posibilidad tiene cualquier caché de tener un miss. Las matrices de 2x2 representan en memoria 32 bytes y las de 16, 2048 bytes, estos numeros son significativamente menores al tamaño de la memoria caché. Las matrices de 64x64 ocupan 16 KiloBytes, por lo que 2 de estas ocuparían toda la caché. Como esto no es posible ya que en la caché no solo hay variables de los programas corriendo, las matrices no se pueden almacenar todas juntas en la memoria cache, por lo que esto explica el leve aumento del miss rate para matrices de 64x64 y tan pronunciado para las de 256x256 (que ocupan 250 kilobytes aproximadamente en memoria cada una, el equivalente a 8 memorias cache de 32 Kb).

Para el caso de la multiplicación de matrices de grandes dimensiones, se puede ver en la columna D1mw de la salida de cg\_annotate, que hay una alta cantidad de misses. Esa columna indica la cantidad de misses correspondientes a la lectura de datos. Como son matrices de gran tamaño, no llegan a almacenarse completamente en memoria cache. Para poder efectuar el producto matricial, el programa necesita acceder repetidas veces a los datos de las mismas y se generan muchos accesos a memoria (fallos de cache). Según la caché probada los valores de los misses varían. Como era de esperar, en la cache con mapeo directo ocurrieron más misses que en las caches asociativas por conjuntos, se puede observar tambien que en las C2 y C3 los misses de accesos a datos ocurrieron principalmente en 2 lineas, las que se acceden a los valores de las matrices, mientras que en la C1 los misses ocurren esas mismas 2 líneas sumadas a la que se hace la comparacion con los indices que recorren las matrices. La capacidad asociativa de las cachés C2 y C3, disminuyeron la cantidad de misses en accesos a los valores de las matrices y llevaron a 0 los misses en accesos a los valores de

los indices que recorren las mismas.

#### ■ Tiempo de ejecución

A continuación, se adjuntan imágenes de las corridas de distintos tamaños de matrices con cada uno de los tipos de memoria cache.

```
308 1425 1322 1130 1452 1346 1383 1264 1286 1654 1244 1244 1260 1186 1370 1302 1302 1189 260 1167 1262 1369 1318 1516 1271 1203 1504 1391 1251 1360 1395 1228 1351 1328 1185 1241
time: 21.546
==351==
==351== I
              refs:
                           173,453,914
==351== I1 misses:
                                 2,544
                                 2,517
0.00%
==351== LLi misses:
==351== LLi miss rate:
                                   0.00%
==351==
                           84,865,391
1,389,263
==351== D
              refs:
                                          (61,163,415 rd
                                                                23,701,976 wr)
             misses:
                                               53,027 rd
                                                                 1,336,236 wr)
==351== D1
==351== LLd misses:
                             1,320,992
                                                 6,095 rd
                                                                 1,314,897 wr)
                                                   0.1%
0.0%
1.6%
                                                                        5.6%
                                                                        5.5%
==351== LLd miss rate:
                                    1.6%
==351==
                                                55,571 rd
                                                                 1,336,236 wr)
==351== LL refs:
                             1,391,807
==351== LL misses:
                                                 8,612 rd
                                                                 1,314,897 wr)
                             1,323,509
==351== LL miss rate:
                                    0.5%
                                                   0.0%
                                                                        5.5%
```

Figura 9: Matriz de 64x64 para C1

```
260 1167 1262 1369 1318 1516 1271 1203 1504 1391 1251 1360 1395 1228 1351 1328 1
time: 13.9883
==355==
==355== I
                        173,453,775
            refs:
==355== I1 misses:
                               2,550
                               2,523
==355== LLi misses:
0.00%
==355== LLi miss rate:
                                0.00%
==355==
                                                        + 23,701,938 Wr)
+ 1,318,120 Wr)
+ 1,314,897 Wr)
                         84,865,322
==355== D
                                       (61,163,384 rd
            refs:
==355== D1
            misses:
                          1,343,603
                                            25,483 rd
==355== LLd misses:
                           1,320,992
                                             6,095 rd
==355== D1 miss rate:
                                 1.6%
                                               0.0%
                                                                  5.6%
                                 1.6%
==355== LLd miss rate:
                                               0.0%
                                                                  5.5%
==355==
                                                            1,318,120 wr)
==355== LL refs:
                          1,346,153
                                            28,033 rd
                           1,323,515
                                                            1,314,897 wr)
==355== LL misses:
                                             8,618 rd
                                               0.0%
                                 0.5%
                                                                  5.5%
==355== LL miss rate:
```

Figura 10: Matriz de 64x64 para C2

```
time: 15.9251
=357==
==357== I
            refs:
                         173,453,722
                               2,544
=357== I1
            misses:
                               2,517
=357== LLi misses:
                                0.00%
==357== I1
            miss rate:
                                0.00%
==357== LLi miss rate:
==357==
=357== D
                          84,865,313
                                       (61,163,377 rd
             refs:
                                                            23,701,936 wr
                           1,355,306
=357== D1
            misses:
                                            37,242
                                                             1,318,064 wr
==357== LLd misses:
                           1,320,992
                                             6,095 rd
                                                             1,314,897 wr
==357== D1
            miss rate:
                                 1.6%
                                                0.1%
                                                                    5.6%
 =357== LLd miss rate:
                                 1.6%
                                                0.0%
                                                                    5.5%
==357==
==357==
                                            39,786 rd
        LL refs:
                           1,357,850
                                                             1,318,064 wr)
==357== LL misses:
                           1,323,509
                                             8,612 rd
                                                             1,314,897 wr
                                 0.5%
 =357==
        LL miss rate:
                                                0.0%
                                                                    5.5%
```

Figura 11: Matriz de 64x64 para C3

Para hacer las comparaciones del tiempo de ejecución decidimos porbar el benchmark de matrices de 64x64 por ser lo suficientemente grandes para que generen misses en los programas. Los resultados no fueron los que pensamos que ocurririan, en la primer ejecución de la caché C1 el tiempo fue de 21 segundos, con la C2 el tiempo se acorto a 13 segundos y en C3 subió a 15. Luego de esto decidimos volver a correr los programas de vuelta para ver si podíamos ratificar estos tiempos o si eran una excepción. En las nuevas corridas, los tiempos cambiaron de vuelta, siendo de 9 segundos aproximadamente para cada caché.

Lo que podemos concluir de esto es que el tiempo de ejecución no depende unicamente de la cache que se usa, sino de factores externos a lo que ocurre en el programa, estos pueden ser procesos paralelos que esta corriendo el procesador u otros que no sabemos.

#### ■ Escritura de datos

Cuando observamos las columnas 7 y 8 que genera el Cg\_annotate podemos ver los accesos a direcciones para escritura(columna 7) y los misses de cache para escritura (columna 8).

Para las matrices de 2x2 y 16x16, no hay ningún miss de escritura, esto se debe a que se estan escribiendo en bloques de memoria que ya estan cargados en la memoria caché. Las dos dimensiones ocupan poco espacio fisico en memoria por lo que no es necesario escribir en otro bloque

Como se puede ver en todas las figuras 3 a 8, en la linea que dice "mr->array[i\*n+j] = sum"se producen casi el 100 % de los misses de escritura con un miss rate del casi 100 %. Esto se debe a que se esta escribiendo en una variable completamente nueva, no se sobreescribe alguna de las matrices previamente usadas. Esta nueva matriz esta en partes de memoria que no estan en caché que ya está completamente ocupada por las matrices siendo multiplicadas, por lo que cada vez que se quiere escribir ocurre un miss. En todas las de 256x256 la cantidad de misses en la linea "mr->array[i\*n+j] = sum. es de 65536 que es el resultado de la multiplicacion 256x256, es decir la cantidad todal de números que contiene la matriz calculada. En la escritura de la matrices de 64x64 es donde los misses de escritura más varían según el tipo de caché. En el caso de la caché C1 (figura 3) se produjeron 4033 misses del total de 4096 escrituras en memoria, lo que nos dice que enla caché de mapeo directo, hubo 63 valores que tuvieron un write hit. Para las 2 cachés asociativas por conjuntos anlizadas, los misses en escrituras en cache para matrices de 64x64 fueron bastante parecidas, tentiendo un missrate del 75 %. Estos valores similares se explican por su similar manera de funcionar.

Esto nos da una pauta de que las caches están funcionando con la política de escritura write allocate, es decir que tiene que escribir primero en cache para luego escribir en la memoria. Sin la política de escritura que tienen las caches fuera de write no allocate, no habría ocurrido ningún miss de escritura, es decir, se hubiera escrito directamente en la memoria principal sin pasar por la caché.

## 5.5. d) Calcular la cantidad total de accesos a memoria, aciertos y desaciertos realizada por el cache L1D.

La tasa total de aciertos se puede calcular como la diferencia entre la cantidad de datos leidos de memoria y la cantidad de misses.

Benchmark	TIPO DE CACHE						
Benchinark	C1	C2	C3				
2	238	238	238				
16	74682	74682	74682				
64	4519891	4338934	4326942				
256	269375737	269634367	269634239				

Figura 12: Datos misses

## 5.6. e) Calcular las tasa de desacierto para L1D asociada a cada combinacion de benchmark y configuracion del sistema de memoria.

	Tipo de cache									
Benchmark		C1		C2	C3					
	Misses de datos	Miss rate de datos	Misses de datos	Miss rate de datos	Misses de datos	Miss rate de datos				
2	6	0.02459	6	0.02459	6	0.02459				
16	196	0.00261	196	0.00261	196	0.00261				
64	18939	0.00417	19896	0.00456	31888	0.00731				
256	17149461	0.05985	16890821	0.05895	16890949	0.05895				

Figura 13: Datos misses

## 5.7. f) Contrastar detalladamente los resultados de los calculos con las simulaciones. Justificar todo.




Figura 14: Misses de datos para C1




Figura 15: Misses de datos para C2




Figura 16: Misses de datos para C3

Como se ve en los gráficos de arriba, la diferencia en cuanto a misses de datos son bastante similares. La mayoria distan de cientos o miles de misses, numeros que en algunos casos son insignificantes dado que la cantidad de misses totales es bastante superior. Teniendo en cuenta los datos obtenidos anteriormente, se puede llegar a la conclusión de que la diferencia está en el tiempo de ejecución y el rendimiento que puede darse en la realización del proceso del calculo de la multiplicación de matrices.




Figura 17: Misses de instrucciones

En cuanto a los misses de instrucciones, se dió lo que se esperaba, que todas las configuraciones de memoria tengan el mismo resultado. Esto se debe a que las instrucciones a leer son siempre las mismas y una cantidad acotada y pequeña de instrucciones.

#### 6. El código fuente de todos los archivos analizados

```
#include <stdio.h>
  #include <stdlib.h>
  #include "matrix.h"
  matrix_t*
  matrix_multiply(matrix_t* m1, matrix_t* m2, int bs)
9
10
    size_t n, en, i, j, k, kk, jj;
    double sum;
11
12
    matrix_t* mr;
13
    n = m1 -> rows:
14
15
    if(!(mr = create_matrix(n,n))) return NULL;
16
17
18
    en = bs*(n/bs);
19
    for(i=0; i<n; i++)
20
21
       for(j=0; j<n; j++)
         mr->array[i*n+j] = 0.0;
22
23
```

```
24 #if 1
   if (1) {
      size_t j;
26
       size_t dim = 1024*1024*10;
      int *v = malloc(dim*sizeof(int));
     for (j = 0; j < dim; ++j)
v[j] = -1;
29
30
      free(v);
31
32 }
33 #endif
34
    for (kk=0; kk \le en; kk+=bs)
     for(jj=0; jj<en; jj+=bs)
for(i=0; i<n; i++)
36
37
38
          for(j=jj; j<jj+bs; j++) {
             sum = mr->array[i*n+j];
39
             for(k=kk; k<kk+bs; k++)
40
               sum += m1->array[i*n+k] * m2->array[k*n+j];
             mr->array[i*n+j] = sum;
42
           }
43
44
    return mr;
```

#### 7. El código MIPS32 generado por el compilador

```
section .mdebug.abi32
    .previous
    .nan legacy
    .module fp=xx
    .module nooddspreg
5
    .abicalls
    .text
    .align 2 .globl matrix_multiply
9
    .set nomips16
10
   .set nomicromips
.ent matrix_multiply
12
    .type matrix_multiply, @function
13
14 matrix_multiply:
15 .frame $fp,88,$31
                            # vars= 56, regs= 2/0, args= 16, gp= 8
16
    .mask 0xc0000000,-4
   .fmask 0x00000000,0
17
   .set noreorder
18
19
    .cpload $25
   .set nomacro
20
   addiu $sp,$sp,-88
21
   sw $31,84($sp)
sw $fp,80($sp)
22
23
24
   move $fp,$sp
    .cprestore 16
25
   sw $4,88($fp)
26
   sw $5,92($fp)
sw $6,96($fp)
lw $2,88($fp)
28
29
   lw $2,0($2)
    sw $2,60($fp)
lw $5,60($fp)
31
32
   lw $4,60($fp)
   lw $2, %call16(create_matrix)($28)
34
    move $25,$2
    .reloc 1f,R_MIPS_JALR,create_matrix
36
37 1: jalr $25
    nop
39
1w $28,16($fp)
sw $2,64($fp)
1w $2,64($fp)
```

```
bne $2,$0,$L2
     nop
 45
     move $2,$0
 46
     b $L3
 47
     nop
 48
 49
 50 $L2:
 1w $2,96($fp)
1w $3,60($fp)
    teq $2,$0,7
 53
    divu $0,$3,$2
mfhi $2
 55
     mflo $3
 56
    lw $2,96($fp)
 57
     mul $2,$3,$2
 58
    sw $2,68($fp)
sw $0,24($fp)
 59
     b $L4
 61
 62
     nop
 63
 64 $L7:
 65 sw $0,28($fp)
    b $L5
 66
 67
    nop
 69 $L6:
 70 lw $2,64($fp)
71 lw $3,8($2)
    lw $4,24($fp)
lw $2,60($fp)
 72
 73
     mul $4,$4,$2
 74
    lw $2,28($fp)
 75
    addu $2,$4,$2
     sll $2,$2,3
 77
     addu $2,$3,$2
 78
     sw $0,4($2)
 79
     sw $0,0($2)
lw $2,28($fp)
 80
 81
     addiu $2,$2,1
 82
     sw $2,28($fp)
 83
 84 $L5:
 85 lw $3,28($fp)
86 lw $2,60($fp)
 87
     sltu $2,$3,$2
    bne $2,$0,$L6
 88
 89
     nop
 90
    lw $2,24($fp)
 91
 92
    addiu $2,$2,1
     sw $2,24($fp)
 93
 94 $L4:
 95 lw $3,24($fp)
96 lw $2,60($fp)
     sltu $2,$3,$2
 97
    bne $2,$0,$L7
98
99
     nop
     li $2,10485760
                           # 0xa00000
101
     sw $2,72($fp)
lw $2,72($fp)
102
     sll $2,$2,2
104
105
     move $4,$2
     lw $2,%call16(malloc)($28)
106
    move $25,$2
107
.reloc 1f,R_MIPS_JALR,malloc
109 1: jalr $25
```

```
110 nop
112 lw $28,16($fp)
113 sw $2,76($fp)
114 sw $0,56($fp)
    b $L8
nop
115
116
117
118 $L9:
119 lw $2,56($fp)
     sll $2,$2,2
120
121 lw $3,76($fp)
     addu $2,$3,$2
li $3,-1
122
                       # Oxfffffffffffffff
123
124 sw $3,0($2)
125 lw $2,56($fp)
126 addiu $2,$2,1
127 sw $2,56($fp)
128 $L8:
129 lw $3,56($fp)
     lw $2,72($fp)
130
      sltu $2,$3,$2
131
     bne $2,$0,$L9
132
     nop
133
134
      lw $4,76($fp)
135
    lw $2, %call16(free)($28)
136
move $25,$2
.reloc 1f,R_MIPS_JALR,free
139 1: jalr $25
140 nop
141
142 lw $28,16($fp)
143 sw $0,36($fp)
      b $L10
144
145
      nop
146
$L19:
148 sw $0,40($fp)
     b $L11
149
150
     nop
151
152 $L18:
sw $0,24($fp)
b $L12
155
     nop
156
157 $L17:
158 lw $2,40($fp)
159 sw $2,28($fp)
     b $L13
nop
160
161
163 $L16:
164 lw $2,64($fp)
165 lw $3,8($2)
166 lw $4,24($fp)
167 lw $2,60($fp)
     mul $4,$4,$2
168
169 lw $2,28($fp)
      addu $2,$4,$2
      sll $2,$2,3
171
     addu $2,$3,$2
ldc1 $f0,0($2)
sdc1 $f0,48($fp)
172
173
174
175 lw $2,36($fp)
176 sw $2,32($fp)
```

```
177 b $L14
     nop
179
180 $L15:
181 lw $2,88($fp)
    lw $3,8($2)
lw $4,24($fp)
182
183
    lw $2,60($fp)
184
    mul $4,$4,$2
185
     lw $2,32($fp)
    addu $2,$4,$2
187
     sll $2,$2,3
188
    addu $2,$3,$2
ldc1 $f2,0($2)
189
190
    lw $2,92($fp)
lw $3,8($2)
lw $4,32($fp)
lw $2,92($fp)
191
192
193
     mul $4,$4,$2
195
     lw $2,28($fp)
196
     addu $2,$4,$2
197
     sll $2,$2,3
198
     addu $2,$3,$2
199
    ldc1 $f0,0($2)
200
     mul.d $f0,$f2,$f0
201
     ldc1 $f2,48($fp)
     add.d $f0,$f2,$f0
203
     sdc1 $f0,48($fp)
204
205
     lw $2,32($fp)
     addiu $2,$2,1
206
207 sw $2,32($fp)
208 $L14:
209 lw $3,96($fp)
    lw $2,36($fp)
210
     addu $3,$3,$2
211
     lw $2,32($fp)
212
     sltu $2,$2,$3
213
     bne $2,$0,$L15
214
215
     nop
216
     lw $2,64($fp)
lw $3,8($2)
217
218
    lw $4,24($fp)
219
    lw $2,60($fp)
220
     mul $4,$4,$2
221
     lw $2,28($fp)
222
     addu $2,$4,$2
223
224
     sll $2,$2,3
     addu $2,$3,$2
225
     ldc1 $f0,48($fp)
sdc1 $f0,0($2)
226
227
     lw $2,28($fp)
228
     addiu $2,$2,1
     sw $2,28($fp)
230
231 $L13:
1w $3,96($fp)
1w $2,40($fp)
234
     addu $3,$3,$2
    lw $2,28($fp)
235
     sltu $2,$2,$3
236
237
     bne $2,$0,$L16
238
     nop
239
     lw $2,24($fp)
240
     addiu $2,$2,1
241
242
    sw $2,24($fp)
243 $L12:
```

```
lw $3,24($fp)
244
     lw $2,60($fp)
     sltu $2,$3,$2
246
247
     bne $2,$0,$L17
     nop
248
249
250
     lw $2,96($fp)
251
     lw $3,40($fp)
     addu $2,$3,$2
252
253
     SW
         $2,40($fp)
254 $L11:
255
     lw $3,40($fp)
lw $2,68($fp)
256
     sltu $2.$3.$2
257
258
     bne $2,$0,$L18
259
     nop
260
     lw $2,96($fp)
261
     lw $3,36($fp)
262
263
     addu $2,$3,$2
     sw $2,36($fp)
264
265 $L10:
266
     lw
         $3,36($fp)
     lw $2,68($fp)
267
268
     sltu $2,$3,$2
269
     bne $2,$0,$L19
270
     nop
271
272
         $2,64($fp)
273 $L3:
274
     move $sp,$fp
     lw $31,84($sp)
275
         $fp,80($sp)
276
     lw
     addiu $sp,$sp,88
277
     jr $31
278
279
     nop
280
281
     .set
           macro
      .set
282
           reorder
     .end matrix_multiply
283
284
     .size matrix_multiply, .-matrix_multiply
     .ident "GCC: (Debian 6.3.0-18+deb9u1) 6.3.0 20170516"
```

#### 8. Conclusión

Luego de analizar las diferentes corridas con cachegrind y cg\_annotate, pudimos ver que las diferentes maneras de acceder a los datos en la memoria cache modifica significativamente los tiempos de ejecución. No sólo es importante la cantidad de memoria física existente (todos los tipos de cache tienen igual tamaño), sino también es importante la manera de manejarla: cómo almacenar datos y resolver fallos.

Como conclusión, planteamos ventajas y desventajas para cada una de ellas:

- Memoria cache de mapeo directo En este caso, cada bloque de memoria cache puede almacenar determinados bloques de memoria principa. Entonces, si hay varias celdas con el mismo número de línea en cache, pero distinto tag el dato va a ser reemplazado cada vez que sea buscado. Esto puede ser considerado como una desventaja debido a la gran probabilidad de que se efectuen varios misses y por consiguiente accesos a memoria, ralentizando asi la ejecución del programa. Sin embargo, como ventaja, podemos remarcar su sencilla implementación.
- Memoria cache asociativa por N conjuntos Esta implementación, divide la caché en conjuntos de varias líneas. Cada celda puede ir a un único conjunto, dentro del cual puede ir a cualquier línea. La ventaja entonces, es que habrá que borrar un dato de memoria cache

solamente cuando se llene un conjunto, reduciendo así la cantidad de misses con respecto a la caché de mapeo directo.

Para el caso de análisis, llegamos a la conclusión también de que para matrices 2x2 o de tamaño pequeño, la implementación de cache es casi indistinta. Dado que, como se dijo anteriormente, las matrices de este tamaño ocupan muy poco espacio en cache y dejan libres espacios para los datos de las mismas. Entonces, la cantidad de misses y hits será practicamente igual en cualquier implementacion. Por otro lado, para matrices de tamaño medio o grande, lo ideal seria utilizar el metodo de cache de asociatividad por n vias, ya que este reduce la cantidad de misses del programa y hará mucho mas rápido la ejecución del mismo gracias a su gran flexibilidad.

#### 9. Link al repositorio de github

https://github.com/manulon/OrgaCompusTP2.git