66.70 Estructura del Computador

Microarquitectura


push ebp ;function prologue mov ebp, esp add esp, -12 ;if (x<2) cmp DWORD PTR [ebp + 8], 2 ;check if x<2 il \$IF TRUE0 \$IF FALSE0: ;fibonacci(x-1)+fibonacci(x-2); mov eax, DWORD PTR [ebp + 8] ;calculate x-1 sub eax, 1 push eax an argument call fib fibonacci mov DWORD PTR mov eax, DWORD sub eax, 2 push eax call fib fibonacci mov DWORD PTR [ebp-12], eax mov eax, DWORD PTR [ebp-8] add eax, DWORD PTR [ebp-12] mov DWORD PTR [ebp-4], eax \$IF END0: mov eax, DWORD PTR [ebp-4] \$fibonacci epi: mov esp, ebp;function epilogue pop ebp ret \$IF TRUE0:

;push it on as an argument ;make the call to fib(x-2);save the returned value in [ebp-12] ;move fib(x-1)+fib(x-2) into eax ;move the value into a temporary for returning

ned value in [ebp-8]

;move the temporary with the return ;value into the return register


to fib(x-1)



Microarquitectura =

- ✓ Unidad de control
- ✓ Unidad aritmético lógica
- ✓ Registros visibles al programador
- ✓ Cualquier otro registro adicional necesario para el funcionamiento de la unidad de control

Objetivo: ciclo de fetch



Abordajes al diseño de la microarquitectura

Podemos diseñar la <u>unidad de control</u> según:


→ Control microprogramado

Lógica cableada


El <u>trayecto de datos</u> es esencialmente idéntico en ambos casos

Implementación del Trayecto de Datos

Estructuras para realizar el movimiento de datos




Trayecto de Datos Organizado en 1 bus



Lee resultado y lo guarda en un registro

- Simple y de bajo costo
- Limitado flujo de datos por ciclo de reloj → Baja performance


Trayecto de Datos Organizado en 2 buses



- Obtiene los 2 operandos en el mismo ciclo de reloj
- Buffer para el resultado (bus1 y bus2 ocupados con operandos)
- Más rápido que organización en 1 bus

Trayecto de Datos Organizado en 3 buses

Out-bus: Dato sale de registro *In-bus:* Dato entra a registro



- Mueve 2 operandos y resultado en el mismo ciclo de reloj
- Buena performance
- Mayor complejidad de hardware

Esta implementación

Además de su organización en 3 buses Incluye la idea del **bus unidireccional**

La Unidad Aritmético-Lógica

Cuestiones relacionadas a su implementación

Performance

- Velocidad
- Área ocupada en el integrado
- Disipación de potencia

Ej.: Carry look-ahead:

- Alta velocidad
- Ocupa mucho espacio

Funcionalidad


- Debe: mover datos y hacer operaciones aritméticas/lógicas
- Operaciones básicas de ALU para obtener el set de instrucciones dado (no necesariamente coinciden con las del ISA)


Implementación

- Con 32 módulos de 1 bit puede obtenerse una ALU de 32 bits
- Puede basarse en el uso de una "Look-up table"
- Definir estructura de buses

Una microarquitectura ARC

Trayecto de Datos






Una microarquitectura ARC

Trayecto de Datos

- ✓ Buses
- ✓ ALU
- ✓ Registros
- ✓ Decodificadores
- ✓ Multiplexores




Una microarquitectura ARC

Trayecto de Datos




✓ Multiplexores



ARC

Los registros



- Flip-Flops D flanco descendente
- Escritura desde bus C habilitada por el correspondiente bit del decodificador C
- Lectura a buses A y B (a través de buffers Tri-state)

ARC

Registros que **no** responden a la estructura general

✓ Registro %r0

- No necesita flip-flops
- No tiene entrada de datos desde bus C
- No tiene entrada desde decodificador del bus C


✓ Contador de programa PC

- Sólo almacena números múltiplos de 4

=> los 2 LSB cableados a cero


✓ Registro de instrucciones IR

- Tiene salidas específicas para campos del código de máquina



ARC ALU: Funcionalidad

La Unidad Aritmético-Lógica



SRL: Shift right B pos.(0-31) el valor en A

LSHIFT2: (Bus A) shift left 2 pos.

LSHIFT10: (Bus A) shift left 10 pos.

SIMM13: LSB(13, Bus A) MSB = 0's

SEXT13: Simm13 en Bus A con Ext. Signo

INC: (BusA) + 1

 $\dot{I}NCPC$: (BusA) + 4


RSHIFT5: Shift right 5 pos. y ext. signo

Operacíones a implementar en la ALU

F_3	F_2	F_1	F_0	Operation	Changes Condition Codes
0	0	0	0	ANDCC (A, B)	yes
0	0	0	1	ORCC (A, B)	yes
0	0	1	0	NORCC (A, B)	yes
0	0	1	1	ADDCC (A, B)	yes
0	1	0	0	SRL (A, B)	no
0	1	0	1	AND (A, B)	no
0		1	0	OR (A, B)	no
0	1	1	1	NOR (A, B)	no
1	0	0	0	ADD (A, B)	no
1	0	0	1	LSHIFT2 (A)	no
1	0	1	0	LSHIFT10 (A)	no
1	0	1	1	SIMM13 (A)	no
1	1	0	0	SEXT13 (A)	no
1	1	0	1	INC (A)	no
1	1	1	0	INCPC (A)	no
1	1	1	1	RSHIFT5 (A)	no

ARC ALU: Funcionalidad

Desde instrucciones básicas de ALU al set de instrucciones del procesador



$F_3 F_2 F_1 F_0$	Operation	Changes Condition Codes
0 0 0 0	ANDCC (A, B)	yes
0 0 0 1	ORCC (A, B)	yes
0 0 1 0	NORCC (A, B)	yes
0 0 1 1	ADDCC (A, B)	yes
0 1 0 0	SRL (A, B)	no
0 1 0 1	AND (A, B)	no
0 1 1 0	OR (A, B)	no
0 1 1 1	NOR (A, B)	no
1 0 0 0	ADD (A, B)	no
1 0 0 1	LSHIFT2 (A)	no
1 0 1 0	LSHIFT10 (A)	no
1 0 1 1	SIMM13 (A)	no
1 1 0 0	SEXT13 (A)	no
1 1 0 1	INC (A)	no
1 1 1 0	INCPC (A)	no
1 1 1 1	RSHIFT5 (A)	no

(lenguaje ilustrativo)

Complemento a 2	NOR (%r2, %r2), %r1 INC %r1
Resta	NOR (%r2, %r2), %temp1 INC %temp1 ADDCC (%rtemp1, %r1), %r1
Shift Left 1 bit	ADD (%r2, %r2), %r2

ALU: Implementación

Implementando una ALU

Funciones que debe realizar:

- Operaciones aritméticas y lógicas
- Desplazamientos a derecha e izquierda

Soluciones alternativas:

- Para las operaciones aritmético-lógícas
 - · Circuitos sumadores, restadores, etc. que vimos anteriormente
 - · Usar una "look-up table"
- Para los desplazamientos
 - · Registros de desplazamiento
 - · Desplazador rápido o "Barrel-shifter"

¿Cuál es el problema de hacer un desplazamiento de n bits usando registros de desplazamiento?

ALU: Implementación

ALU implementada con "look-up table" (LUT) y "barrel-shifter"

LUT

· operaciones aritmético-lógicas

```
· 2 entradas de 32 bits (operandos)
```

· entrada de control: 4 bits (elige operación)

· salida de 32 bits (resultado)

· Salida CC: n, z, v, c *(código de condición)*

· Salida SCC (set CC): 1 bit (setea %psr: si/no)

· Implementable con 32 módulos de 1 bit

Desplazador rápido ("Barrel Shifter")

· desplazamientos der/izq. de 0 a 31 bits en un solo ciclo de reloj


entrada de operando: 32 bits
entrada nº bits despl.: 5 bits
entrada de dirección: 1 bit

· salida 32 bits

ARC

ALU: Implementación

ALU implementada con "look-up table" (LUT) y "barrel-shifter"



F_3 F_2	F_1	F_0	Operation
0 0	0	0	ANDCC (A, B)
0 0	0	1	ORCC (A, B)
0 0	1	0	NORCC (A, B)
0 0	1	1	ADDCC (A, B)
0 1	0	0	SRL (A, B)
0 1	0	1	AND (A, B)
0 1	1	0	OR (A, B)
0 1	1	1	NOR (A, B)
1 0	0	0	ADD (A, B)
1 0	0	1	LSHIFT2 (A)
1 0	1	0	LSHIFT10 (A)
1 0	1	1	SIMM13 (A)
1 1	0	0	SEXT13 (A)
1 1	0	1	INC (A)
1 1	1	0	INCPC (A)
1 1	1	1	RSHIFT5 (A)

ARC

ALU: Implementación

Tabla de verdad (parcial) de una LUT de 1 bit

		F_3	F_2	F_1	F_0	Carry In	$a_{\rm i}$	b_i	z_i	Carry Out
	П	0	0	0	0	0	0	0	0	0
		0	0	0	0	0	0	1	0	0
- .		0	0	0	0	0	1	0	0	0
ANDCC	ノ	0	0	0	0	0	1	1	1	0
N N		0	0	0	0	1	0	0	0	0
		0	0	0	0	1	0	1	0	0
		0	0	0	0	1	1	0	0	0
	L	0	0	0	0	1	1	1	1	0
		0	0	0	1	0	0	0	0	0
		0	0	0	1	0	0	1	1	0
		0	0	0	1	0	1	0	1	0
\mathcal{O}	┚	0	0	0	1	0	1	1	1	0
ORCC		0	0	0	1	1	0	0	0	0
0		0	0	0	1	1	0	1	1	0
	L									
										.

Desplazador rápido (Barrel Shifter)


Funciones

- Shift lógico de n bits der/izq
- Shift aritmético de n bits der/izq
- Shift circular (rotación) der/izq

Principio de funcionamiento

- Organización por niveles
- Cada nivel desplaza 2ⁿ al anterior
- Bits de control definen rango del shift


Una implementación posible




Shift circular a derecha

ALU: Implementación

Desplazador rápido (Barrel Shifter)



Implementación presentada en el libro de Murdocca-Heuring




ARC

Microarquitectura

Tr. de Datos + Un. de Control

Microprogramada



Control store (ROM)

- 2¹¹ microinstrucciones
- cada microinstrucción ocupa 41 bits

MIR

 Guarda microinstrucciones, así como el IR guarda instrucciones del set del procesador


Ejecución del microcódigo


- CS-Addr-MUX apunta a próx. microinstr.
- MicroInstrucción: se copia desde CS al MIR
- Control de flujo: CBL y CS-Addr-MUX


IR con salidas por cada campo

- Registros origen y destino: rd, rs1, rs2
- Si es direccionamiento inmediato: Bit[13]
- Códigos de operación: op, op2 y op3

op cond disp22 ор3 rs1








RD	WR	Acción
0	0	No accede a memoria
0	1	Escribe en memoria
1	0	Lee de memoria
1	1	(estado prohibido)


• Dirección de memoria en bus A

• Dato en bus B





- En accesos a memoria la ALU no es necesaria
- No existe un código para "ALU apagada"

Usar cualquier operación que no altere códigos de condición




Dirección de la próxima instrucción






Decodificar una instrucción



Decodificar una instrucción



Microprogramación

Programa de propósito general

- Se implementa en Assembler del procesador (p.e., ARC)
- Visible al programador
- Implementa programas de propósito general

Microprogramación

- Código que implementa cada instrucción del Assembler ARC
- Invisible al programador
- El microcódigo en binario está grabado en ROM (firmware)
- Debe definirse un lenguaje ad-hoc
- Un mismo set de instrucciones admite ser implementado con muchas versiones de firmware.

Un microcódigo para la arquitectura ARC

Sintaxis propuesta

- (Dir en el Control Store) : (sentencia); / (Comentario)
- En cada posición del CS hay una o más instrucciones de microcódigo


En 1 ciclo de reloj se ejecutan todas las microinstrucciones de una posición del CS

/ Decodificando el assembler ARC

0: R[ir] = AND(R[pc],R[pc]); READ; 1: DECODE;

/ Lee una instrucción desde memoria principal


/ Salto a rutina de instrucción ARC según opcode



Microprograma en binario

(Se almacena en control Store y en el MIR)

/ Decodificando el Assembler ARC




F_3 F_2 F_1 F_0	Operation	Changes Condition Codes	
0 0 0 0	ANDCC (A, B)	yes	
0 0 0 1	ORCC (A, B)	yes	
0 0 1 0	NORCC (A, B)	yes	
0 0 1 1	ADDCC (A, B)	yes	
0 1 0 0	SRL (A, B)	no	
0 1 0 1	AND (A, B)	no	
0 1 1 0	OR (A, B)	no	
0 1 1 1	NOR (A, B)	no	
1 0 0 0	ADD (A, B)	no	
1 0 0 1	LSHIFT2 (A)	no	From
1 0 1 0	LSHIFT10 (A)	no	ALU F
1 0 1 1	SIMM13 (A)	no	F ₃ /Unit
1 1 0 0	SEXT13 (A)	no	<u>3</u> /4 Unit
1 1 0 1	INC (A)	no	4 n, z, v, c
1 1 1 0	INCPC (A)	no	1 /
1 1 1 1	RSHIFT5 (A)	no	

Microprograma en binario

(Se almacena en control Store y en el MIR)

/ Decodificando el Assembler ARC 0: R[ir] = AND(R[pc],R[pc]); READ; / Lee una instrucción desde memoria principal 1: DECODE; / Salto a rutina de instrucción ARC según opcode A В \mathbf{C} M M M U U URW XDR ALU COND JUMP ADDR cqo DECODE 0 0 IR bits— 31 30 24 23 22 21 20 19 No altera registros No altera registros op2 Control Store Address Algo que no altere flags Incrementer (CSAI) C_2 C_1 C_0 Operation 0 0 0 Use NEXT ADDR 00 = Next0 0 1 Use JUMP ADDR if n = 101 = Jump10 = Inst. Dec. 0 1 0 Use JUMP ADDR if z = 1Next Decode Jump Use JUMP ADDR if v = 10 1 1 CS Address MUX 1 0 0 Use JUMP ADDR if c = 1- 11 1 0 1 Use JUMP ADDR if IR [13] = 1 1 1 0 Use JUMP ADDR 1 1 1 DECODE 2048 word × 41 bit Control Store

Addcc



Lectura de memoria principal

```
00010
                                                                               000000
                                                                                           00101
                                                                                                         0000001010000
ld %r5 + 80. %r2
                                                                                                     i
                                                                                                             simm13
                                                                       rd
                                                                 op
                                                                                 op3
                                                                                            rs1
                                    op3
                                                          0 0 0 0 0 0 0 0
                        rd
                                                 rs1
                                                                                   rs2
                                     op3
                                                                       simm13
                                                 rs1
                                                 Direcc, de memoria
                 op=11 op3
                        000000 ld rd=reg.destino
                                                   rs1 + rs2
                                                                            si i = 0
                                                   rs1 + simm13 (constante)
                        000100 st rd=reg.origen
                                                                           si i = 1
                / Id
               R[temp0] = ADD(R[rs1],R[rs2]);
      1792:
                                                   / Calcula dirección a leer con dos registros puntero
               If R[IR[13]] Then GOTO 1794;
                                                   / Si es con (registro + constante) salta
               R[rd] = AND(R[temp0], R[temp0]);
      1793:
                                                   / Coloca la dirección en el bus A
               READ; GOTO 2047;
                                                  / Lee el dato al registro rd y termina
               R[temp0] = SEXT13(R[ir]);
                                                   / Obtiene el campo simm13 para la dirección a leer
      1794:
      1795:
               R[temp0] = ADD(R[rs1],R[temp0]);
                                                   / Calcula la direccion y salta
               GOTO 1793;
      2047:
                 R[pc] = INCPC(R[pc]); GOTO 0;
                                                   / Incrementa %pc y recomienza
```

Lectura de memoria principal


Assembler


ld %r5 + 80, %r2



Ejecución en microcódigo

Saltos condicionales





La operación DECODE no toma en cuenta *cond => debo* extraer *cond*Para conocer la dirección de destino => debo extraer disp22

- Extraer cond => leerlo bit a bit con desplazamientos y bit[13]
- Extraer disp22 => Desplazo a izq, 10 bits y luego desplazo a derecha

Saltos condicionales

```
/ Decoding tree for branches
1088: GOTO 2;
   2: R[temp0] = LSHIFT10(R[ir]);
                                             / Sign extend the 22 LSB's of %temp0
                                                                                                                      %temp0=disp22
   3: R[temp0] = RSHIFT5(R[temp0]);
                                             / by shifting left 10 bits, then right 10
   4: R[temp0] = RSHIFT5(R[temp0]);
                                             / bits. RSHIFT5 does sign extension.
   5: R[ir] = RSHIFT5(R[ir]);
                                             / Move COND field to IR[13] by
                                                                                      15 bits
   6: R[ir] = RSHIFT5(R[ir]);
                                             / applying RSHIFT5 three times. (The
                                                                                       a der
   7: R[ir] = RSHIFT5(R[ir]);
                                             / sign extension is inconsequential.)
   8: IF R[IR[13]] THEN GOTO 12;
                                             / Is it ba?
      R[ir] = ADD(R[ir],R[ir]);
   9: IF R[IR[13]] THEN GOTO 13;
                                             / Is it not be?
      R[ir] = ADD(R[ir], R[ir]);
  10: IF Z THEN GOTO 12;
                                             / Execute be
                                                                                       bit por vez
      R[ir] = ADD(R[ir],R[ir]);
                                                                                                                  Lee COND bit a bit
  11: GOTO 2047;
                                             / Branch for be not taken
  12: R[pc] = ADD(R[pc], R[temp0]);
                                             / Branch is taken
      GOTO 0:
  13: IF R[IR[13]] THEN GOTO 16;
                                             / Is it bcs?
                                                                                       Q
      R[ir] = ADD(R[ir],R[ir]);
                                                                                       de
  14: IF C THEN GOTO 12:
                                             / Execute bcs
                                                                                       Desplaz a izg
  15: GOTO 2047:
                                             / Branch for bcs not taken
  16: IF R[IR[13]] THEN GOTO 19;
                                             / Is it bys?
  17: IF N THEN GOTO 12;
                                             / Execute bneg
  18: GOTO 2047;
                                             / Branch for bneg not taken
  19: IF V THEN GOTO 12;
                                             / Execute bvs
  20: GOTO 2047;
                                             / Branch for bvs not taken
```

/ Increment %pc and start over

2047: R[pc] = INCPC(R[pc]); GOTO 0;

Saltos condicionales

/ Increment %pc and start over

/ Decoding tree for branches 1088: GOTO 2: 2: R[temp0] = LSHIFT10(R[ir]);/ Sign extend the 22 LSB's of %temp0 3: R[temp0] = RSHIFT5(R[temp0]); / by shifting left 10 bits, then right 10 4: R[temp0] = RSHIFT5(R[temp0]); / bits. RSHIFT5 does sign extension. 5: R[ir] = RSHIFT5(R[ir]);/ Move COND field to IR[13] by 6: R[ir] = RSHIFT5(R[ir]);/ applying RSHIFT5 three times. (The 7: R[ir] = RSHIFT5(R[ir]);/ sign extension is inconsequential.) 8: IF R[IR[13]] THEN GOTO 12: / Is it ba? R[ir] = ADD(R[ir],R[ir]);9: IF R[IR[13]] THEN GOTO 13; / Is it not be? R[ir] = ADD(R[ir],R[ir]);10: IF Z THEN GOTO 12; / Execute be R[ir] = ADD(R[ir],R[ir]);/ Branch for be not taken 11: GOTO 2047; 12: R[pc] = ADD(R[pc], R[temp0]);/ Branch is taken GOTO 0: 13: IF R[IR[13]] THEN GOTO 16; / Is it bcs? R[ir] = ADD(R[ir],R[ir]);14: IF C THEN GOTO 12: / Execute bcs / Branch for bcs not taken 15: GOTO 2047; / Is it bvs? 16: IF R[IR[13]] THEN GOTO 19; 17: IF N THEN GOTO 12: / Execute bneg 18: GOTO 2047: / Branch for bneg not taken 19: IF V THEN GOTO 12: / Execute bys 20: GOTO 2047; / Branch for bys not taken

2047: R[pc] = INCPC(R[pc]); GOTO 0;


T1 0	_			
Line 8	→ I	R[28]		
	0		1	
IR[27] ←	Line 9)	Line 1	2 ba
0 1				
be Line 10	IR[26]	←	Line 13	
	\wedge	1		
		IR [2!	5] ← Line	e 16
Line 14 bcs		0 /	1	
			1	
		, 		
Line	e 17 bne	g	bvs Line	e 19
				. 1
	cor	ıd		
	28 27	26 25	branch	
	0 0	0 1	be	
	0 1	0 1	bcs	


bnea

bvs

1 1

Entradas duplicadas al Control Store





Agregar instrucciones nuevas al ISA

- 1) Dirección de inicio en el CS
- 2) Microcódigo ("microassembler")
- 3) Binario en el Control Store

Ejemplo


- Instrucción subcc,
- Sigue el formato ARC aritmético con op3=001100

		i		
31 30 29 28 27 26 25	24 23 22 21 20 19 18	8 17 16 15 14 13 1:	L2 11 10 09 08 07 06 05	04 03 02 01 00
1 0 rd	ор3	rs1 00	0 0 0 0 0 0 0	rs2
1 0 rd	op3	rs1 1	simm13	3

```
ARITMÉTICA
              op=10
                           op3
                                               1er. registro origen = rs1
                        010000 addcc
                        010001 andcc
                                               2do reg. origen = rs2
                                                                                    si i=0
                                               2do reg. origen = constante simm13
                        010010 orcc
                                                                                    si i=1
                                               Reg. destino
                        010110 orncc
                                                            = rd
                        100110 srl
                        111000 jmpl
```

Agregar instrucciones nuevas al ISA (subcc)

✓ Dirección de inicio en CS



Agregar instrucciones nuevas al ISA (subcc)

✓ Microcódigo

```
1584: R[temp0] = SEXT13(R[ir]); / Lee el substraendo en inmediato IF IR[13] THEN GOTO 1586; / Está el substraendo en modo inmediato?

1585: R[temp0] = ADD(R[0], R[rs2]); / Lee el substraendo de registro rs2

1586: R[temp0] = NOR(R[temp0], R[0]); / Calcula el complemento a 1

1587: R[temp0] = INC(R[temp0]); GOTO 1603; / Calcula el complemento a 2

1603: R[rd] = ADDCC(R[rs1],R[temp0]); GOTO 2047;
```

			i		
31 30 29 28 27 26 25	24 23 22 21 20 19	18 17 16 15 14	13 12 11 10	09 08 07 06 0	5 04 03 02 01 00
1 0 rd	op3	rs1	0 0 0 0	0 0 0 0 0	rs2
1 0 rd	op3	rs1	1	simm1	3

Agregar instrucciones nuevas al ISA (subcc)

✓ Microcódigo

```
/ Lee el substraendo en inmediato
1584: R[temp0] = SEXT13(R[ir]);
      IF IR[13] THEN GOTO 1586;
                                                / Está el substraendo en modo inmediato?
1585: R[temp0] = ADD(R[0], R[rs2]);
                                                / Lee el substraendo de registro rs2
1586: R[temp0] = NOR(R[temp0], R[0]);
                                                / Calcula el complemento a 1
1587: R[temp0] = INC(R[temp0]); GOTO 1603, Calcula el complemento a 2
1603: R[rd] = ADDCC(R[rs1], R[temp0]);
                                                              También podría ser:
      GOTO 2047;
                                                               OR(R[0], R[rs2]);
                                                               OR(R[rs2], R[0])
                                                               SRL(R[rs2],R[0];
     rd
              op3
                        rs1
     rd
                        rs1
                                                                Expresables como::
                                                                R[temp0] \leftarrow R[rs2];
```

Agregar instrucciones nuevas al ISA (subcc)

✓ Binario en el Control Store

1584: R[temp0] = SEXT13(R[ir]); IF IR[13] THEN GOTO 1586;

1585: R[temp0] = ADD(R[0], R[rs2]);

1586: R[temp0] = NOR(R[temp0], R[0]);

1587: R[temp0] = INC(R[temp0]); GOTO 1603;

1603: R[rd] = ADDCC(R[rs1],R[temp0]); GOTO 2047;

		M	\mathbf{M}	\mathbf{M}		
		U	U	URW		
	A	X	B X	C XDR	ALU COND	JUMP ADDR
1	1584 10010	1000	000010	00010001	1001011	1000110010
2	1585 00000	0000	000110	00010001		000000000
	1586 10000	1000	000010	0001000	1110000	000000000
3	1587 10000	1000	000010	00010001	1011101	1001000011


2

C_2	C_1	C_0	Operation
0	0	0	Use NEXT ADDR
0	0	1	Use JUMP ADDR if n = 1
0	1	0	Use JUMP ADDR if $z = 1$
0	1	1	Use JUMP ADDR if v = 1
1	0	0	Use JUMP ADDR if c = 1
1	0	1	Use JUMP ADDR if IR [13] = 1
1	1	0	Use JUMP ADDR
1	1	1	DECODE

(3)

	F_3	F_2	F_1	F_0	Operation	Changes Condition Codes
Ī	0	0	0	0	ANDCC (A, B)	yes
	0	0	0	1	ORCC (A, B)	yes
	0	0	1	0	NORCC (A, B)	yes
	0	0	1	1	ADDCC (A, B)	yes
	0	1	0	0	SRL (A, B)	no
	0	1	0	1	AND (A, B)	no
	0	1	1	0	OR (A, B)	no
	0	1	1	1	NOR (A, B)	no
	1	0	0	0	ADD (A, B)	no
	1	0	0	1	LSHIFT2 (A)	no
	1	0	1	0	LSHIFT10 (A)	no
	1	0	1	1	SIMM13 (A)	no
	1	1	0	0	SEXT13 (A)	no
	1	1	0	1	INC (A)	no
	1	1	1	0	INCPC (A)	no
	1	1	1	1	RSHIFT5 (A)	no

Nanoprogramación



Condiciones de excepción

Un programa está ejecutándose según lo esperado pero...

- ·Una instrucción que no pertenece al ISA
- ·Hardware no instalado
- •Operación de punto flotante: *overflow* o *underflow*
- · División por cero

- ·Se excedió la °T máxima de operación
- ·Fallos de alimentación
- ·Una tecla fue pulsada
- ·Un periférico lento terminó la acción pedida



Debe existir una procedimiento que permita al sistema sobrevivir a estas condiciones de excepción





"Trampas"

"Interrupciones"

Trampas e interrupciones

Trampas

- El microcódigo debería detectar la condición y saltar al *trap handler*
- Son sincrónicas

Interrupciones

- El dispositivo solicita interrupción, el CPU contesta, el disp. se identifica y la CPU pasa el control al handler de interrupción correspondiente
- Son asincrónicas

Vectorización

- Una tabla de rutinas de interrupción y trampas guarda sólo la primer instrucción de los handler; esta es un salto al procedimiento
- El procedimiento concreto puede ser cambiado a nivel usuario
- El cpu guarda en stack el PC y el %psr
- El handler es responsable de devolver todos los registros inalterados cuando termina

Address	Contents	Trap Handler
	:	
60	JUMP TO 2000	Illegal instruction
64	JUMP TO 3000	Overflow
68	JUMP TO 3600	Underflow
72	JUMP TO 5224	Zerodivide
76	JUMP TO 4180	Disk
80	JUMP TO 5364	Printer
84	JUMP TO 5908	TTY
88	JUMP TO 6048	Timer
	:	

CPU Diseño Cableado

Cableado = Flip-Flops + Lógica combinacional

Pasos del microprograma => estados de una "máquina de estados finitos"

Diseñar Sección de Control = Definir transiciones entre estados y líneas de control

Diseñar Sección de Datos = Producir salidas para cada estado

Diseño del CPU

CPU Microprogramada vs. CPU Cableada → Fácil actualización

- Velocidad
- Costo y complejidad