



Sheets: /
File: SchedaRK3568.kicad_sch
**Title:**

| Size: A1 | Date: | **Rev:** |
|---|---|---|
| KiCad E.D.A. 10.0.7 | | Id: 1/10 |

CPU: Rockchip RK3568 (FCBGA636A), 19x19 mm, passo 0.65 mm, LCSC (2959893X3). Ball map: Rockchip RK3568 Pinout V1.1: verificata sulla tabella 2-1 del datasheet V1.2 (0/36/436). Serie 3xx.

Dominii IO: PMUIO1/PMUIO2 = VCCIO3_PMU (3.3 V); VCCIO2 = VCC1V8_EMMC (1.8 V, FLASH_VOL_SEL alto); VCCIO3 = VCCIO_SD; VCCIO4~7 = VCC_3V3 (3.3 V); VCCIO1 non usato (flottante, come da Rockchip).

PHY non usati (USB2 HOST2/3; MULTI_PHY_PCIe3; MIPI CSI/DSI; HDMI; eDP): alimentazioni a VSS e segnali flottanti; secondo 'RK3568 Processing Instructions for unused pins'. VDD_NPU su BUCK4 dell'RK809-5.

DDR4 a 16 bit sui canali A del PHY (DQ0~15_A, nomi DDR4_DQ/DQS_A del pinout Rockchip); canale B, ECC, CS1n, ODT1, BG1 non usati. Mappa completa in docs/pinmap-rk3568.md.

U3014
RK3568
DDR PHY

U3015C
RK3568
VSS

U3015D
RK3568
AVSS

U3015E
RK3568
PMUIO1~2 / OSC / SARADC

U3015A
RK3568
VCCIO5~7

U3015F
RK3568
VCCIO1~4 (EMMC, SDMMC0, DMACO)

U3018
RK3568
ALIMENTAZIONI

U3019
RK3568
USB / PCIe / SATA

U3015B
RK3568
VCCIO2 (con snatz)

24 MHz (hardware Design Guide RK3568 fig. 2-1 / reference Rock): 22R serie su XOUT24M, 1M tra XIN e XOUT, 18 pF per lato (da adattare ai CL del quarzo, tolleranza 20 ppm).

eFOR (AH27, dominio PMUIO1): rete RESETn con 10Ω ref + vicina alla sfera. RESETB dell'RK809-5 (open drain, 10k a VCC3V3_PMU sul foglio PMIC). TSADC_SHUT_MO con 0R e testo RESET.

Il testo RESET fra gli IO RESETn / RK809-5 rifa' la sequenza di accensione (hardware Design Guide, par. Reset); FLASH_VOL_SEL (GPIO0_A7) 10k a VCC3V3_PMU: VCCIO2 a 1.8 V.

Recovery via FEL (USB_OTG1 nel RK3273 debug): SW302 RECOVERY tra SARADC_VIN0 (B27) con 10k a VCCA_1V8_S0 (dominio Rockchip) e testo a GND: tenuto premuto all'accensione il loader entra in modalità Recovery/rockusb.

J501 collegato UART0_M0 (GPIO2_D1 TX, GPIO0_D0 RX, PMUIO2 3.3 V). 1 = TX del SoC, 2 = RX del SoC, 3 = GND. 1500000 baud (default Rockchip).

I2C1 (GPIO0_B1/B2) PMUIO2/RK809-5/0x20 e TSADC 0x4C, pull-up 2.2k a VCC3V3_PMU. I2C1 (GPIO0_B3/B4): FUSB302B 0x22, 2.2k a VCC3V3_PMU.

Open drain verso I2C5_M0_SCL/SDA (GPIO4_C5/C6), PWR_SRC_IN (GPIO4_C2), PWR_SRC_OT (PD2522) con 10k a VCC3V3_PMU. SD_DET 10k sul foglio Memorie.

USB3_OTG0_DP/DM (AA/AB) uscita di mezzo-cristallo: 22Ω + C di dimensionamento; connettore J5 a 20pin. USB3_HOST1_DP/DM verso la USB-C host (2.2R sul foglio USB host).

USB3_AVDD_3V9/1V8 da VDDA_0V9/VCCA_1V8 con ferrite 120R@100MHz (reference Rock); USB3_AVDD_0V9 da VDD_0V9; USB2_AVDD (HOST2/3 non usati) a VSS.

Disaccoppiamento secondo il reference Rockchip RK3568 Rock 1.1: 100 nF/1 V di 0201 a 1 uF/2 V di 0402 sotto i package; 22 uF/10 V di 0603 vicino.

VDD_CPU (pin 139~142) da tenere con le sfere del RK4525 (reference Design Guide 2.2.2.4): 22 uF/10V di cluster, VDD_LOGIC/GPU/NPU a 4.99 uF (da 9 uF/10V) + 100 nF da vicino dell'RK809-5.

C515 (22 uF) e C516 (100 nF) su VCC_1V8_S0 (Reference Design 2.2.2.4): VCC1V8_DS a 1.8 V (DDR3), VCCIO5/VCCIO6 due sfere ciascuno.

DDR_REFVOLT: 12mW/15 a 0.5V per DDR4 (Hardware Design Guide 2.5.2.3): rapporto divisore 2:5R, che vale per la ZQ della DDR4). DDR_VREFOUT (P8): 1 nF a VCC_DDR e 1 nF a GND vicino al SoC.

BUS_POWER su SPI3_M1 (VCCIO7): CLK GPIO4_C2, MOSI GPIO4_C3, MISO GPIO4_C5, CS0 INA239A GPIO4_C6, CS1 INA239B GPIO4_D1: CS dei DAC su GPIO4_C4 con cs-gpios (SPI3 ha solo due CS hardware).

MAIN su SPI2_M1 (VCCIO5): CLK GPIO3_A0, MOSI GPIO3_A2, MISO GPIO2_D7, CS0 -> 68_MASTER GPIO2_D5; CS1 (GPIO2_D6) -> EEPROM locale 128 serie su CLK/MOSI/MISO verso i connettori.

I2C del bus su I2C5_M0 (GPIO3_B1/B2), ADDR_CTRL=0 con 100R serie e free serie ALERT/VBUS_ENABLE. TSADC_ALERT# (B18, PP1, 4k7#) su GPIO0_C3 diretti viene TCA6416A.

Livelli di bypass: CS0_2_MASTER_EN (B5), VBUS_ENABLE_MAIN (10k a GND), MASTER_MODE basso (100k a GND), ALERT#_MCU 4.7k, I2C dei bus 2.2k, FAULT 10k (tutti a VCC_3V3).

ESD bank capacitor TPD4E05U06DQA (0.5 pF, 5.5 V) quelle linee taglienti (I/O, clock e dati) e connettori. Nessuna protezione su V_BUS e riferimenti.


Sheet: /CPU/
File: cpu_kria_sch


Title:

| | | |
|---|---|---|
| Size: A3 | Date: | Rev: |
| KiCad E.D.A. 10.0.7 | | id: 2/10 |


J1 BUS_POWER 30 pin (Hirose FH12-30S): pin 1-22 come J3 del modulo Power, 24-26 VIN_SYS 12 V, 29 secondo 3V3. Rail BUS_* passanti verso J2, non collegati ai rail della scheda.

VIN_SYS -> buck TPS56637 12->5 V (foglio Alimentazione), senza eFuse. BUS_5V va solo a J2 pin 2.

J2 MAIN 28 pin secondo BPS-MIKILAB-2026-REV5.1 (pin 28 = HIT#) (XUNPU FPC-05F-28PH20, LCSC C2856807; simbolo e footprint dalla libreria MIKILAB).

Sul foglio CPU: BUS_POWER su SPI3_M1 e MAIN su SPI2_M1 (due controller separati) con 33R serie, 100R su ADDR/PREFIX, pull-up 4.7k su ALERT#/HIT#, 2.2k su I2C, 10k sui CS, ESD TPD4E05U06.

R4 0R: ponte GND_A-GND_D, DNP di default (sul modulo Power GND_A e GND_D sono gia la stessa net). R1-R3: ID iniziale 000 (scheda = J_OUT, testa della catena).




| | | |
|---|---|---|
| Sheet: /Bus MIKILAB/ | | |
| File: bus-mikilab.kicad_sch | | |
| **Title:** | | |
| Size: A3 | Date: | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 3/10 |

1) VIN_SYS 12 V dal BUS_POWER (pin 24–26) -> buck TPS56637 12 -> 5 V / 6 A -> 5V_BUCK -> TPS2121 U108 (IN1, priorita). Niente eFuse e niente fusibile.

4) Power mux TPS2121 U103: IN1 5V_EXT (uscita di U108: bus o jack) con priorita, IN2 VBUS USB-C. Uscita 5V_SYS verso TPS563201 (VCC3V3_SYS), TCS4525 (VDD_CPU) e TPS2553

TPS56637 (tabella 4 del datasheet, Vout 5 V): Vfb 0.6 V, R103/R104 73.2k/10k = 4.99 V, L 3.3 uH, Co 4x22 uF, feed-forward R116 20k + C126 100 pF.

PR1: IN1 sotto 4.49 V - passa a IN2. OV1/OV2: canale escluso sopra 5.98 V. CP2 a GND (modo VREF). ILM 22.1k -> 4–5 A. SS 100 nF.

EN: 169k/36.1k (schema tipico TI). MODE libero = FCCM (R114 DNP): frequenza fissa, ripple basso vicino al GNSS. Il jack e' separato dal TPS2121 U108, niente corrente inversa nel buck.

2) Jack DC 5.5×2.0 mm (J103) per 5V_BACKUP (12 V tramite resistori dedicati) o 5V_EXT (protezione a monte). Uscita 5V_JACK -> IN1 di U103.

3) USB-C (HRO TYPE-C-31-M-12): solo USB 2.0, FUSB302B per CC/PD, TVS SMF5.0A su VBUS (nessun fusibile), ESD TPD2EUSB30A su D+/D-.

5) SY6280AAC: VBUS in uscita verso una periferica (source, ~1 A). Ingresso da 5V_EXT: si accende solo con jack o VIN_SYS presenti

U108 (datasheet TPS2121 SLVSEA3F): PR1 = 1.06 x (32.4k+46.4k)/10k = 4.49 V -> soglia passa al jack; CP2 a GND = priorita fissa su IN1; OV 5.98 V; ILM 22.1k = 4–5 A; ST (basso = uscita IN1 jack, IN2) con 100k e test point TP101.

Priorita: bus 12 V (buck) > jack > USB-C. Il bus e' l'alimentazione di esercizio, il jack serve al banco, USB-C e' l'ultima risorsa (1.5–3 A).

Ilim = 6800 / R112 = 1 A. R113: uscita spenta finche Linux non abilita VBUS_SRC_EN (GPIO0_A5, comandato da tcpm).

FUSB302B (0x22): VDD da VCC3V3_SYS, I2C1 dell'RK3568 (GPIO0_B3/B4, PMUIO2 3.3 V) con pull-up 2.2k a VCC3V3_PMU e INT_N 10k a VCC_3V3 sul foglio CPU.

USB3_OTG0_VBUSDET (M24): VBUS x 15k/(10k+15k) = 3.0 V con 100 nF (Hardware Design Guide RK3568: 2.7–3.3 V, tip. 3.0 V). Serve al flash con rkdeveloptool (modo device).


| | | |
|---|---|---|
| Sheet: /Alimentazione/ | | |
| File: alimentazione.kicad_sch | | |
| **Title:** | | |
| Size: A3 | Date: | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 4/10 |

PMIC RK809-5 (datasheet Rockchip RK809 Rev 2.3; schema come Rockchip RK3568 AIoT REF V1.1 pag. 22 e Radxa ROCK 3A): ingressi VCC1-VCC9 da VCC3V3_SYS, I2C0 0x20. Serie 2xx.


Default RK809-5 (tabella 4-4): BUCK1 0.9 V seq 1, BUCK2 0.9 V seq 2, BUCK3 da partitore seq 3, BUCK4 SPENTO (0.5 V), BUCK5 1.8 V seq 2, LDO2/3 0.9 V seq 1, LDO5 3.3 V seq 4, LDO6 3.3 V seq 2, LDO7/8 1.8 V seq 2, SWOUT1/2 seq 4.

BUCK4 parte spento a 0.5 V: non puo' essere il 3.3 V di sistema (resterebbe tutto spento). Il 3.3 V resta sul TPS563201 (VCC3V3_SYS) come nel reference Rockchip; BUCK4 alimenta VDD_NPU (come ROCK 3A).

Ingressi (reference AIoT): VCC1 22 uF, VCC2/VCC3/VCC4/VCC9 10 uF, VCC5-VCC8 1 uF, tutti vicino ai pin.





Gestione: VREF 1 uF, VCC_1P8A/1P8D 1 uF, VCC_RTC 1 uF, quarzo 32.768 kHz Y201 con 2x 22 pF (reference). SDA/SCL a VCC3V3_SYS serie, pull-up I2C0.





RESETB = RESETn (nPOR del SoC) con 10k a VCC3V3_PMU e 100 nF. CLK32K (open drain) -> OR -> CLK32K: CLK32KOUT del SoC (GPIO0_B0) e LPO dell'AP6256 (10k a VCC3V3_PMU).

PWRON con 100 nF + test point (accensione a mano). VDC: partitore da 5V_SYS se PMIC potrà da sola quando vorrà; alimentazione.




U201 RK809-5





Codec non usato (nota del reference): pin 14, 15, 16, 17, 19, 40 a VSS; 18, 32, 34-39, 41-43 flottanti. VCC_SPK_HP (33) da VCC3V3_SYS: il datasheet chiede VCC_RTC (45) = tensione piu' alta dell'RK809.


VCC_RTC (45) a VCC3V3_SYS con 1 uF (fig. 1-2 del datasheet, senza batteria). VDC (61) da 5V_SYS con 100k/22k = 0.9 V (>0.55 V: accensione al fronte di salita). BATDIV/SNSP/SNSN a GND. EXT_EN libero.

VDD_CPU: TCS4525 (datasheet TCS Ver.1.0) come reference AIoT pag. 23 e ROCK 3A: VIN da 5V_SYS, I2C0 0x1C, VSEL da PMIC_SLEEP_H, EN da VCC3V3_PMU con 51k (parte dopo LDO6).


FB (A4) = VDD_CPU_COM (sfera M15 del SoC, sense remoto) con 100R verso VDD_CPU. Induttore 0.33 uH (datasheet: 0.33 o 0.47 uH), Isat > 8 A (picco 8 A). PGND/PG (B3) a GND.





VCC3V3_SYS: TPS563201 da 5V_SYS, 3.3 V / 3 A, sempre acceso (EN 100k a 5V_SYS). Alimenta RK809-5 (VCC1-9), FUSB302B e i due LDO. Le periferiche stanno su VCC1V8_PMU (AP2112K-1.8TRG1 (LCSC C176944) da VCC3V3_SYS per VCCQ dell'eMMC e VCCIO2 (FLASH_VOL_SEL alto). EN da VCC3V3_PMU: sale con la sequenza della PMIC.





Vout = 0.768 V x (1 + 33.2k/10k) = 3.32 V. Carico stimato 2.5-3 A di picco (bucks RK809 + SWOUT1/2): al limite del 3 A, vedi punti aperti.





VCC2V5_DDR (VPP della DDR4): AP2112K-2.5TRG1 da VCC3V3_SYS, EN da VCC3V3_PMU (seq 2, prima di VCC_DDR seq 3: VPP >= VDD come chiede JEDEC). Uscita 2x 4.7 uF + 2x 100 nF (reference).





BUCK: induttori 0.47 uH 2520 (DCR < 50 mohm, datasheet: 0.47 uH/4 A BUCK1/2/5, 3 A BUCK3/4). FB1/FB2/FB4 sulle uscite (VDD_LOGIC/GPU/NPU), come il reference.





BUCK3 VCC_DDR = 0.8 V x (1 + 62k/120k) = 1.21 V per DDR4 (tabella del reference: DDR4 1.21 V con 62K 1%).





BUCK5 VCC_1V8 (1.8 V, seq 2): libero: la VCCQ dell'eMMC e VCCIO2 restano sull'AP2112K-1.8 come richiesto. Test point TP201.




LDO e switch (reference AIoT): 1 uF su ogni uscita. LDO4 4.7 uF, SWOUT1 10 uF. LDO1/LDO4/LDO9 (IMAGE, ACODEC) non usati: spenti di default, solo il condensatore.




LDO2 VDDA_0V9, LDO3 VDDA0V9_PMU, LDO5 VCCIO_SD (VCCIO3), LDO6 VCC3V3_PMU (PMUIO1/2), LDO7 VCCA_1V8, LDO8 VCCA1V8_PMU, SWOUT1 VCC_3V3 (VCCIO4-7 e periferiche), SWOUT2 VCC3V3_SD (microSD).




| | | |
|---|---|---|
| Sheet: /PMIC/ | | |
| File: pmic.kicad_sch | | |
| **Title:** | | |
| Size: A2 | Date: | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 5/10 |

MEMORIE: DDR4 x16 (1 chip, point-to-point, niente VTT), eMMC 8 bit su EMMC (VCCIO2 1.8 V), microSD su SDMMC0 (VCCIO3). Serie 4xx.

U401 Samsung K4AAG165WA-BCWE (LCSC C2920140, 16 Gbit = 2 GB, x16, DDR4-3200): VDD/VDDQ = VCC_DDR 1.2 V (BUCK3), VPP = VCC2V5_DDR (AP2112K-2.5). Collegata al canale A del PHY dell'RK3568.

DQ/DM/DQS secondo il pinout Rockchip (DDR_DQx_A -> DDR4_DQL/DQU_A): l'ordine dei bit nel byte e' quello del template Rockchip, i CA non si possono scambiare (Hardware Design Guide 2.1.7).

U401
K4AAG165WA-BCWE

U402B
FEMDNN064G-C9A61

ZQ 240R 1% a GND_EEN e PAR a GND, ALERT_n libero, T7 (NC/A17) libero (reference Rockchip DDR4 16bit SDP). RESET_n con 1 nF DNP (anti-ESD, Hardware Design Guide).

VREFCA da DDR_VREFOUT del SoC (PB, 0.6 V di default) con OR: 2x 1 nF vicino alla DDR4 (valore da non cambiare, Hardware Design Guide). Partitore 1k/1k DNP come alternativa.

Disaccoppiamento DDR4 (reference, riferito a un solo chip): VCC_DDR 2x 10 uF + 1 uF + 10x 100 nF; VPP 1 uF + 100 nF vicino alle sfere B1/R9.

U402 eMMC FORESEE FEMDNN064G-C9A61 (64 GB, eMMC 5.1 HS400, LCSC C49284704): VCC = VCC_3V3, VCCQ = VCC1V8_EMMC (AP2112K-1.8, = VCCIO2: HS200/HS400). CLK 22R serie vicino al SoC (reference), pull-up 10k su CMD/DAT0-7/RST_n.

J401 microSD (Hirose DM3AT) su SDMMC0: VDD = VCC3V3_SD (SWOUT2 dell'RK809-5), segnali a VCCIO_SD (LDO5, 3.3 V, 1.8 V per UHS). CLK 22R serie, pull-up 47k a VCCIO_SD.

SD_DET su SDMMC0_DET (GPIO0_A4, PMUIO1) con 10k a VCC3V3_PMU: basso con la scheda inserita = SDMMC0 (alt. = JTAG sui pin SDMMC0, Hardware Design Guide).

J401
DM3AT-SF-PEJM5

ESD TPD4E05U06DQA vicino allo slot: CLK (lato slot), CMD, DAT0-3, DET.

U403
TPD4E05U06DQA

U404
TPD4E05U06DQA

| | |
|---|---|
| Sheet: /Memorie/ | |
| File: memorie.kicad_sch | |
| **Title:** | |
| Size: A2 | Date: |
| KiCad E.D.A. 10.0.7 | **Rev:** |
| | Id: 6/10 |

RETE: PHY Realtek RTL8211F-CG (datasheet rev. 1.7) su GMAC0 RGMII dell'RK3568 (VCCIO4 3.3 V), alimentato da VCC_3V3 (SWOUT1). Serie 5xx. Net RGMII_*/PHY_* globali verso il foglio CPU.

Strap (4.7k): PHYAD = 001, PLLOFF = 0, TXDLY = 1 e RXDLY = 1 (rgmii-id, ritardi nel PHY), CFG_EXT = 1 con CFG_LDO = 00: pad RGMII alimentati da fuori a 3.3 V.

U501
RTL8211F-CG

PHY_TXC_P 20 TXC
PHY_TXD0_P 18 TXD0
PHY_TXD1_P 17 TXD1
PHY_TXD2_P 16 TXD2
PHY_TXD3_P 15 TXD3
PHY_TXCTL_P 19 TXCTL
PHY_RXC_P 27 RXC/PHYAD1
PHY_RXD0_P 25 RXD0/RXDLY
PHY_RXD1_P 24 RXD1/TXDLY
PHY_RXD2_P 23 RXD2/PLLOFF
PHY_RXD3_P 22 RXD3/PHYAD0
PHY_RXCTL_P 26 RXCTL/PHYAD2
PHY_MDC 13 MDC
PHY_MDIO 14 MDIO
PHY_INT_N 31 INTB/PMEB
PHY_RST_N 12 PHYRSTB
PHY_CLKOUT 35 CLKOUT
PHY_XI 36 XTAL_IN
PHY_XO 37 XTAL_OUT

MDI0_P 1 MDIP0
MDI0_N 2 MDIN0
MDI1_P 4 MDIP1
MDI1_N 5 MDIN1
MDI2_P 6 MDIP2
MDI2_N 7 MDIN2
MDI3_P 9 MDIP3
MDI3_N 10 MDIN3
PHY_LED0 32 LED0/CFG_EXT
PHY_LED1 33 LED1/CFG_LDO0
PHY_LED2 34 LED2/CFG_LDO1
PHY_RSET 39 RSET
PHY_REG_OUT 30 REG_OUT
PHY_VDD10 21 DVDD10
PHY_VDD10 3 AVDD10
PHY_VDD10 8 AVDD10
PHY_VDD10 38 AVDD10
VCC_3V3 11 AVDD33
VCC_3V3 40 AVDD33
VCC_3V3 29 DVDD33
VCC_3V3 28 DVDD_RG
GND_D 41 EPAD_GND

22R serie vicino al SoC (TXC, TXD0-3, TXCTL (MAC -> PHY) e vicino al PHY (RXC, RXD0-3, RXCTL (Hardware Design Guide RK3568, tabella 2-42).

R501 22R PHY_TXC_P
R502 22R PHY_TXD0_P
R503 22R PHY_TXD1_P
R504 22R PHY_TXD2_P
R505 22R PHY_TXD3_P
R506 22R PHY_TXCTL_P
R524 22R RGMII_RXCK
R525 22R RGMII_RXD0
R526 22R RGMII_RXD1
R527 22R RGMII_RXD2
R528 22R RGMII_RXD3
R529 22R RGMII_RXCTL

Strap su RXD/RXC/RXCTL e LED (4.7k). LED1/LED2 attivi alti verso i LED del RJ45 (CL10R); LED0 solo strap CFG_EXT.

R507 4.7k PHY_RXD3_P
R508 4.7k GND_D
R509 4.7k GND_D
R510 4.7k GND_D
R511 4.7k PHY_RXD1_P
R512 4.7k PHY_RXD0_P
R513 4.7k PHY_LED0
R514 4.7k GND_D
R515 4.7k GND_D

MDIO 1.5k a 3.3 V, INT 4.7k, PHYRSTB 10k + 100 nF (il PHY esce dal reset da solo, Linux puo' ripeterlo da GPIO3_D7). RSET 2.49k 1%.

R516 1.5k PHY_MDIO
R517 4.7k PHY_INT_N
R518 10k PHY_RST_N
C501 100nF GND_D
R519 2.49k 1% GND_D
R520 0R PHY_CLKOUT RGMII_CLKIN

R520 DNP: CLKOUT 125 MHz verso GMAC0_MCLKINOUT (GPIO2_C2), non usato di default. PHY_RST_N su GPIO3_D7, PHY_INT_N su GPIO4_A0.

RJ45 HanRun HR911130C (100/1000Base-T, magnetici e LED integrati). Prese centrali lato PHY (P1 comuni) a GND con 100 nF. P10 = rete Bob Smith verso lo schermo.

J501
HR911130C
Green LED
Yellow LED
GND_D
ETH_LED1_A
ETH_LED2_A
GND_D

MDI3_N P9 MDI3-
MDI3_P P8 MDI3+
MDI2_N P6 MDI2-
MDI2_P P5 MDI2+
MDI1_N P7 MDI1-
MDI1_P P4 MDI1+
MDI0_N P3 MDI0-
MDI0_P P2 MDI0+
ETH_CT P1 P1
GND_D P10 P10
GND_D SHIELD0
GND_D SHIELD1

J8 J7 J6 RX- J5 J4 J3 RX+ J2 TX- J1 TX+

75 75 75 75 75 75
1000pF 2kV
ETH_CT
C514 100nF GND_D

LED verde = LED1 del PHY (100M), giallo = LED2 (1000M), entrambi attivi alti.

R522 510R PHY_LED1 ETH_LED1_A
R523 510R PHY_LED2 ETH_LED2_A

Quarzo 25 MHz +-50 ppm (requisito datasheet) con 2x 15 pF.

Y501 25MHz
PHY_XI 1
PHY_XO 2
C502 15pF PHY_XI GND_D
C503 15pF PHY_XO GND_D

Switching regulator 1.0 V: REG_OUT -> 2.2 uH -> AVDD10/DVDD10.

L501 2.2uH PHY_REG_OUT PHY_VDD10
C504 22uF PHY_VDD10 GND_D
C505 0.1uF PHY_VDD10 GND_D
C506 0.1uF PHY_VDD10 GND_D
C507 0.1uF PHY_VDD10 GND_D
C508 0.1uF PHY_VDD10 GND_D
C509 10uF VCC_3V3 GND_D
C510 0.1uF VCC_3V3 GND_D
C511 0.1uF VCC_3V3 GND_D
C512 0.1uF VCC_3V3 GND_D
C513 0.1uF VCC_3V3 GND_D

EEPROM MAC 25AA02E48 (EUI-48 per la MAC del GMAC0) su SPI2 locale (prima dei 33R verso il bus MAIN), CS1 hardware di SPI2 (GPIO2_D4) con 10k a VCC_3V3.

Pinout SOT-23-6 dal datasheet Microchip DS20002123G, tabella 4-1: 1 SCK, 2 VSS, 3 SI, 4 SO, 5 CS, 6 VCC.

U502
25AA02E48T-I/OT


PHY_EE_CS_N 5 CS
SPI2_CLK 1 SCK
SPI2_MOSI 3 SI
VDD 6 VCC_3V3
SO 4 SPI2_MISO
VSS 2 GND_D

R521 10k SPI2_MISO PHY_EE_CS_N
C515 0.1uF VCC_3V3 GND_D


Sheet: /Rete/
File: rete.kicad_sch
Title:
Size: A3 | Date: | Rev:
KiCad E.D.A. 10.0.7 | Id: 7/10

RADIO: AMPAK AP6256 (Wi-Fi 5 + BT 5.0) su SDMMC2_M0 (SDIO, VCCIO6), HCI su UART8_M0 con RTS/CTS (VCCIO4), REG_ON e wake su GPIO. Serie 6xx. Net WL_*/BT_*/CLK32K globali.


VDDIO = VCC_3V3 3.3 V (= VCCIO6/VCCIO4). SDIO 2.0 fino a 50 MHz. VBAT e VIN_LDO da VCC_3V3. LPO 32.768 kHz da CLK32K dell'RK809-5 (quarzo Y201).





REG_ON con 100k a GND (radio spenta finché Linux non la accende: GPIO3_D4/D5). Pull-up 10k su CMD e DAT0-3 a VCC_3V3. CLK 22R serie vicino al SoC.




Disaccoppiamento: VBAT 10uF + 0.1uF (picchi 1 A in trasmissione), VIN_LDO_OUT 4.7uF, VDDIO 1uF + 0.1uF.




Antenna: linea 50 ohm verso U.FL con rete pi di adattamento (0R + 2x DNP) da tarare.




UART incrociata: TXD del modulo -> BT_UART_RX (UART8_RX, GPIO2_C6), RXD <- BT_UART_TX (GPIO2_C5), RTS_N -> BT_UART_CTS (GPIO2_B2), CTS_N <- BT_UART_RTS (GPIO2_B1).

PCM (25-28) non collegati: niente audio Bluetooth. XTAL_IN/OUT liberi (quarzo interno). GPIO e TP liberi.

Sheet: /Radio/
File: radio.kicad_sch

**Title:**


Size: A3 | Date: | **Rev:**

KiCad E.D.A. 10.0.7 | Id: 8/10


GNSS: u-blox NEO-M9N-00B (formato NEO, stesso footprint del NEO-F10T). Pin dal datasheet UBX-19014285 R08, tabella 9 (= simbolo NEO-M9N di KiCad). Serie 7xx.

UART3_M1: TXD del modulo -> GNSS_UART_RX (GPIO3_C0), RXD <- GNSS_UART_TX (GPIO3_B7). TIMEPULSE -> 33R -> GNSS_PPS (GPIO3_A5). EXTINT (pin 4, PIO7, time mark TIM-TM2) letto anche da GPIO3_A6 (solo ingresso).


D_SEL (pin 2) aperto = UART + I2C. V_USB (pin 7) a GND: USB non usata (da confermare sull'integration manual). LNA_EN e riservati liberi.





Alimentazione: VCC 10uF + 0.1uF. Backup V_BCKP da OR di diodi: VCC_3V3 (BAT54) e pila CR1220 (BAT54), nessuna ricarica della pila.





Antenna attiva SMA: VCC_RF -> 10R (limita il corto) -> 27 nH -> RF_IN. ESD a bassa capacita sul centrale. Linea 50 ohm corta.




Uscita PPS: TIMEPULSE -> 33R -> GNSS_PPS (SoC) e -> buffer 74LVC1G17 -> 33R -> SMA 'PPS OUT' e header J703. Nessun pull sul TIMEPULSE.




Time mark: SMA 'STROBE IN' -> J703 p(1,2) -> ESD -> 100R -> 74LVC1G17 (ingressi tolleranti 5 V) -> EXTINT. 100k a GND in ingresso.




PWR_FLAG

GNSS_V_BCKP


| | | | |
|---|---|---|---|
| Sheet: /GNSS/ | | | |
| File: gnss.kicad_sch | | | |
| **Title:** | | | |
| Size: A3 | Date: | | **Rev:** |
| KiCad E.D.A. 10.0.7 | | | Id: 9/10 |

USB HOST: USB3_HOST1_DP/DM dell'RK3568 (parte USB 2.0, alimentata da USB3_AVDD) su USB-C (16 pin, HRO TYPE-C-31-M-12), solo host. Serie 8xx. Net USB1_* globali.

La porta non alimenta mai la scheda: VBUS esce solo dal load switch. Rp fissi da 22k a 5V_SYS su CC1/CC2 = sorgente 1.5 A (Type-C), niente controller PD.

TPS2553: EN attivo alto da GPIO0_A6 con 100k a GND, FAULT open-drain su GPIO0_B6 (pull-up 10k a VCC3V3_PMU sul foglio CPU).

RILIM 26.1k 1% = 0.91 / 0.99 / 1.08 A (min/nom/max, tabella 2 del datasheet).










J801 USB-C: DP/DM collegati su entrambi i lati (A6/B6, A7/B7), SBU non connessi, schermo a GND.

Rp 22k a 5 V = 1.5 A (tabella Type-C). Il TPS2553 limita comunque a circa 1 A.




ESD USBLC6-2SC6 vicino al connettore su DP/DM e VBUS. 2.2R in serie (Hardware Design Guide RK3568, USB3_HOST1_DP/DM) in parallelo al choke di modo comune DNP.




| | | |
|---|---|---|
| Sheet: /USB host/ | | |
| File: usb.kicad_sch | | |
| **Title:** | | |
| Size: A3 | Date: | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 10/10 |