

Sheet: /
File: SchedaRK3568.kicad_sch

Title:

Size: A1	Date:	**Rev:**
KiCad E.D.A. 10.0.7		Id: 1/10

CPU: Rockchip RK3568 (FCBGA636L 19x19 mm, passo 0.65 mm, LCSC C2938930). Ball map: Rockchip RK3568 PinOut V1.1, verificata sulla tabella 2–1 del datasheet V1.2 (636/636). Serie 3xx.

Domini IO: PMUIO1/PMUIO2 = VCC3V3_PMU (3.3 V), VCCIO2 = VCC1V8_EMMC (1.8 V, FLASH_VOL_SEL alto), VCCIO3 = VCCIO_SD, VCCIO4–7 = VCC_3V3 (3.3 V), VCCIO1 non usato (flottante, come da Rockchip).

PHY non usati (USB2 HOST2/3, MULTI_PHY, PCIe3, MIPI CSI/DSI, HDMI, eDP): alimentazioni a VSS e segnali flottanti, secondo 'RK3568 Processing instructions for unused pins'. VDD_NPU su BUCK4 dell'RK809–5.

DDR4 a 16 bit sul canale A del PHY (DQ0–15_A, nomi DDR4_DQL/DQU_A del pinout Rockchip); canale B, ECC, CS1n, ODT1, BG1 non usati. Mappa completa in docs/pinmap–rk3568.md.



24 MHz (Hardware Design Guide RK3568 fig. 2–1 / reference AIoT): 22R serie su XOUT24M, 1M tra XIN e XOUT, 18 pF per lato (da adattare al CL del quarzo, tolleranza 20 ppm).

nPOR (AH27, dominio PMUIO1): rete RESETn con 100 nF vicino alla sfera, RESETB dell'RK809–5 (open drain, 10k a VCC3V3_PMU sul foglio PMIC), TSADC_SHUT_M0 con 0R e tasto RESET.

Il tasto RESET tira giu' RESETn: l'RK809–5 rifa' la sequenza di accensione (Hardware Design Guide, par. Reset). FLASH_VOL_SEL (GPIO0_A7) 10k a VCC3V3_PMU: VCCIO2 a 1.8 V.

Recovery (ex FEL): SARADC_VIN0 (B27) con 10k a VCCA_1V8 (obbligatorio, Rockchip) e tasto a GND: tenuto premuto all'accensione il loader entra in modalita' Recovery/rockusb.

J301 console UART2_M0 (GPIO0_D1 TX, GPIO0_D0 RX, PMUIO2 3.3 V): 1 = TX del SoC, 2 = RX del SoC, 3 = GND. 1500000 baud (default Rockchip).

I2C0 (GPIO0_B1/B2, PMUIO2): RK809–5 0x20 e TCS4525 0x1C, pull–up 2.2k a VCC3V3_PMU. I2C1 (GPIO0_B3/B4): FUSB302B 0x22, 2.2k a VCC3V3_PMU.

Open drain verso i GPIO PMU: PMIC_INT_L, PD_INT_N (FUSB302B), USB1_OC_N (TPS2553), PWR_SRC_ST (TPS2121) con 10k a VCC3V3_PMU. SD_DET 10k sul foglio Memorie.

USB3_OTG0_DP/DM (porta di flash rkdeveloptool, USB–C di alimentazione) con 2.2R in serie. USB3_HOST1_DP/DM verso la USB–C host (2.2R sul foglio USB host).

USB3_AVDD_0V9/1V8 da VDDA_0V9/VCCA_1V8 con ferrite 120R@100MHz (reference AIoT), USB3_AVDD_3V3 da VCC_3V3. USB2_AVDD (HOST2/3 non usati) a VSS.

Disaccoppiamento secondo il reference Rockchip RK3568 AIoT V1.1: 100 nF/1 nF in 0201 e 4.7 uF/1 uF in 0402 sotto il package, 22 uF/10 uF 0603 vicino.

VDD_CPU >= 135 uF in totale con le uscite del TCS4525 (Hardware Design Guide 2.2.2.4), un 22 uF DNP di riserva. VDD_LOGIC/GPU/NPU >= 90 uF con le uscite dell'RK809–5.

C315 DNP: 22 uF di riserva su VDD_CPU (Hardware Design Guide). VCCIO4 ha due 100 nF (RGMII), VCCIO5/VCCIO6 due sfere ciascuno.

DDR_RZQ (H7): 120R 1% a GND per DDR4 (Hardware Design Guide 2.1.7.2; l'appunto diceva 240R, che vale per lo ZQ della DDR4). DDR_VREFOUT (P8): 1 nF a VCC_DDR e 1 nF a GND vicino al SoC.

BUS_POWER su SPI3_M1 (VCCIO7): CLK GPIO4_C2, MOSI GPIO4_C3, MISO GPIO4_C5, CS0 INA239A GPIO4_C6, CS1 INA239B GPIO4_D1; CS del DAC su GPIO4_C4 con cs–gpios (SPI3 ha solo due CS hardware).

MAIN su SPI2_M1 (VCCIO5): CLK GPIO3_A0, MOSI GPIO2_D6, MISO GPIO2_D7, CS0 = CS_MASTER GPIO2_D5; CS1 (GPIO2_D4) = EEPROM MAC locale. 33R serie su CLK/MOSI/MISO verso i connettori.

I2C del bus su I2C3_M1 (GPIO3_B5/B6). ADDR/PREFIX con 100R serie. Linee lente (VREF/VBIAS_ENABLE, FAULT, ALERT#, HIT#, PPS, EXTINT) su GPIO diretti: niente TCA6416A.

Livelli di riposo: CS e CS_MASTER alti (10k), VREF_ENABLE basso (10k a GND), VBIAS_ENABLE basso (100k a GND), ALERT# e HIT# 4.7k, I2C del bus 2.2k, FAULT 10k (tutti a VCC_3V3).

ESD bassa capacita TPD4E05U06DQA (0.5 pF, 5.5 V) sulle linee logiche di J1/J2, vicino ai connettori. Nessuna protezione su V_BIAS e riferimenti.

Sheet: /CPU/
File: cpu.kicad_sch
Title:
Size: A0
Date:
Rev:
KiCad E.D.A. 10.0.7
Id: 2/10

J1 BUS_POWER 30 pin (Hirose FH12–30S): pin 1–22 come J3 del modulo Power, 24–26 VIN_SYS 12 V, 29 secondo 3V3. Rail BUS_* passanti verso J2, non collegati ai rail della scheda.

VIN_SYS –> buck TPS56637 12–>5 V (foglio Alimentazione), senza eFuse. BUS_5V va solo a J2 pin 2.

J2 MAIN 28 pin secondo BPS–MIKILAB–2026–REV5.1 (pin 28 = HIT#) (XUNPU FPC–05F–28PH20, LCSC C2856807; simbolo e footprint dalla libreria MIKILAB).

Sul foglio CPU: BUS_POWER su SPI3_M1 e MAIN su SPI2_M1 (due controller separati) con 33R serie, 100R su ADDR/PREFIX, pull–up 4.7k su ALERT#/HIT#, 2.2k su I2C, 10k sui CS, ESD TPD4E05U06.

R4 0R: ponte GND_A–GND_D, DNP di default (sul modulo Power GND_A e GND_D sono gia la stessa net). R1–R3: ID iniziale 000 (scheda = J_OUT, testa della catena).



Sheet: /Bus MIKILAB/
File: bus–mikilab.kicad_sch

Title:

Size: A3
Date:
Rev:
KiCad E.D.A. 10.0.7
Id: 3/10



1) VIN_SYS 12 V dal BUS_POWER (pin 24–26) –> buck TPS56637 12 –> 5 V / 6 A –> 5V_BUCK –> TPS2121 U108 (IN1, priorita). Niente eFuse e niente fusibile.

TPS56637 (tabella 4 del datasheet, Vout 5 V): Vfb 0.6 V, R103/R104 73.2k/10k = 4.99 V, L 3.3 uH, Cout 4x22 uF, feed–forward R116 20k + C126 100 pF.

EN: 169k/36.1k (schema tipico TI). MODE libero = FCCM (R114 DNP): frequenza fissa, ripple basso vicino al GNSS. Il jack e' separato dal TPS2121 U108, niente corrente inversa nel buck.

2) Jack DC 5 V (DC-005-5A-2.0) –> 5V_JACK, TVS D101, nessun fusibile. TPS2121 U108: IN1 = 5V_BUCK (bus 12 V) con priorita, IN2 = jack. Uscita 5V_EXT –> IN1 di U103.

Senza eFuse il buck va direttamente sul BUS_POWER [illegible] limite di corrente [illegible] (protezione [illegible] modulo Power).

3) USB-C (HRO TYPE-C-31-M-12): solo USB 2.0, FUSB302B per CC/PD, TVS SMF5.0A su VBUS (nessun fusibile), ESD TPD2EUSB30A su CC1/CC2

U108 (datasheet TPS2121 SLVSEA3F): PR1 = 1.06 V x (32.4k+10k)/10k = 4.49 V –> sotto passa al jack; CP2 a GND = priorita fissa su IN1; OV 5.98 V; ILM 22.1k = 4–5 A; ST (basso = uscita dal jack, IN2) con 100k e test point TP101.

Priorita: bus 12 V (buck) > jack > USB-C. Il bus e' l'alimentazione di esercizio, il jack serve al banco, l'USB-C e' l'ultima risorsa (1.5–3 A).

FUSB302B (0x22): VDD da VCC3V3_SYS, I2C1 dell'RK3568 (GPIO0_B3/B4, PMUIO2 3.3 V) con pull-up 2.2k a VCC3V3_PMU e INT_N 10k a VCC_3V3 sul foglio CPU.

USB3_OTG0_VBUSDET (M24): VBUS x 15k/(10k+15k) = 3.0 V con 100 nF (Hardware Design Guide RK3568: 2.7–3.3 V, tip. 3.0 V). Serve al flash con rkdeveloptool (modo device).

4) Power mux TPS2121 U103: IN1 5V_EXT (uscita di U108: bus o jack) con priorita, IN2 VBUS USB-C. Uscita 5V_SYS verso TPS563201 (VCC3V3_SYS), TCS4525 (VDD_CPU) e TPS2553

PR1: IN1 sotto 4.49 V –> passa a IN2. OV1/OV2: canale escluso sopra 5.98 V. CP2 a GND (modo VREF). ILM 22.1k –> 4–5 A. SS 100 nF.

5) SY6280AAC: VBUS in uscita verso una periferica (source, ~1 A). Ingresso da 5V_EXT: si accende solo con jack o VIN_SYS presenti

Ilim = 6800 / R112 = 1 A. R113: uscita spenta finche Linux non abilita VBUS_SRC_EN (GPIO0_A5, comandato da tcpm).

Sheet: /Alimentazione/
File: alimentazione.kicad_sch
Title:
Size: A3
Date:
Rev:
KiCad E.D.A. 10.0.7
Id: 4/10

PMIC RK809-5 (datasheet Rockchip RK809 Rev 2.3; schema come Rockchip RK3568 AIoT REF V1.1 pag. 22 e Radxa ROCK 3A): ingressi VCC1-VCC9 da VCC3V3_SYS, I2C0 0x20. Serie 2xx.

Default RK809-5 (tabella 4-4): BUCK1 0.9 V seq 1, BUCK2 0.9 V seq 2, BUCK3 da partitore seq 3, BUCK4 SPENTO (0.5 V), BUCK5 1.8 V seq 2, LDO2/3 0.9 V seq 1, LDO5 3.3 V seq 4, LDO6 3.3 V seq 2, LDO7/8 1.8 V seq 2, SWOUT1/2 seq 4.

BUCK4 parte spento a 0.5 V: non puo' essere il 3.3 V di sistema (resterebbe tutto spento). Il 3.3 V resta sul TPS563201 (VCC3V3_SYS) come nel reference Rockchip; BUCK4 alimenta VDD_NPU (come ROCK 3A).

Ingressi (reference AIoT): VCC1 22 uF, VCC2/VCC3/VCC4/VCC9 10 uF, VCC5-VCC8 1 uF, tutti vicino ai pin.

BUCK: induttori 0.47 uH 2520 (DCR < 50 mohm, datasheet: 0.47 uH/4 A BUCK1/2/5, 3 A BUCK3/4). FB1/FB2/FB4 sulle uscite (VDD_LOGIC/GPU/NPU), come il reference.

BUCK3 VCC_DDR = 0.8 V x (1 + 62k/120k) = 1.21 V per DDR4 (tabella del reference: DDR4 1.21 V con 62K 1%).

Gestione: VREF 1 uF, VCC_1P8A/1P8D 1 uF, VCC_RTC 1 uF, quarzo 32.768 kHz Y201 con 2x 22 pF (reference). SDA/SCL 22R serie verso I2C0.

BUCK5 VCC_1V8 (1.8 V, seq 2) libero: la VCCQ dell'eMMC e VCCIO2 restano sull'AP2112K-1.8 come richiesto. Test point TP201.

RESETB -> RESETn (nPOR del SoC) con 10k a VCC3V3_PMU e 100 nF. CLK32K (open drain) -> 0R -> CLK32K: CLK32K_IN del SoC (GPIO0_B0) e LPO dell'AP6256, 10k a VCC3V3_PMU.

PWRON con 100 nF e test point (accensione a mano). VDC: partitore da 5V_SYS, la PMIC parte da sola quando arriva l'alimentazione.

LDO e switch (reference AIoT): 1 uF su ogni uscita, LDO4 4.7 uF, SWOUT1 10 uF. LDO1/LDO4/LDO9 (IMAGE, ACODEC) non usati: spenti di default, solo il condensatore.

LDO2 VDDA_0V9, LDO3 VDDA0V9_PMU, LDO5 VCCIO_SD (VCCIO3), LDO6 VCC3V3_PMU (PMUIO1/2), LDO7 VCCA_1V8, LDO8 VCCA1V8_PMU, SWOUT1 VCC_3V3 (VCCIO4-7 e periferiche), SWOUT2 VCC3V3_SD (microSD).

Codec non usato (nota del reference): pin 14, 15, 16, 17, 19, 40 a VSS; 18, 32, 34-39, 41-43 flottanti. VCC_SPK_HP (33) da VCC3V3_SYS: il datasheet chiede VCC_RTC (45) = tensione piu' alta dell'RK809.

VCC_RTC (45) a VCC3V3_SYS con 1 uF (fig. 1-2 del datasheet, senza batteria). VDC (61) da 5V_SYS con 100k/22k = 0.9 V (>0.55 V: accensione al fronte di salita). BATDIV/SNSP/SNSN a GND. EXT_EN libero.

VDD_CPU: TCS4525 (datasheet TCS Ver.1.0) come reference AIoT pag. 23 e ROCK 3A: VIN da 5V_SYS, I2C0 0x1C, VSEL da PMIC_SLEEP_H, EN da VCC3V3_PMU con 51k (parte dopo LDO6).

FB (A4) = VDD_CPU_COM (sfera M15 del SoC, sense remoto) con 100R verso VDD_CPU. Induttore 0.33 uH (datasheet: 0.33 o 0.47 uH), Isat > 8 A (picco 8 A). PGND/PG (B3) a GND.

VCC3V3_SYS: TPS563201 da 5V_SYS, 3.3 V / 3 A, sempre acceso (EN 100k a 5V_SYS). Alimenta RK809-5 (VCC1-9), FUSB302B e i due LDO. Le periferiche stanno [illegible]

VCC1V8_EMMC: AP2112K-1.8TRG1 (LCSC C176944) da VCC3V3_SYS per VCCQ dell'eMMC e VCCIO2 (FLASH_VOL_SEL alto). EN da VCC3V3_PMU: sale con la sequenza della PMIC.

VCC2V5_DDR (VPP della DDR4): AP2112K-2.5TRG1 da VCC3V3_SYS, EN da VCC3V3_PMU (seq 2, prima di VCC_DDR seq 3: VPP >= VDD come chiede JEDEC). Uscita 2x 4.7 uF + 2x 100 nF (reference).

Vout = 0.768 V x (1 + 33.2k/10k) = 3.32 V. Carico stimato 2.5-3 A di picco (bucks RK809 + SWOUT1/2): al limite dei 3 A, vedi punti aperti.



Sheet: /PMIC/
File: pmic.kicad_sch

Title:

Size: A2 Date: Rev:
KiCad E.D.A. 10.0.7 Id: 5/10

MEMORIE: DDR4 x16 (1 chip, point–to–point, niente VTT), eMMC 8 bit su EMMC (VCCIO2 1.8 V), microSD su SDMMC0 (VCCIO3). Serie 4xx.

U401 Samsung K4AAG165WA–BCWE (LCSC C2920140, 16 Gbit = 2 GB, x16, DDR4–3200): VDD/VDDQ = VCC_DDR 1.2 V (BUCK3), VPP = VCC2V5_DDR (AP2112K–2.5). Collegata al canale A del PHY dell'RK3568.

DQ/DM/DQS secondo il pinout Rockchip (DDR_DQx_A –> DDR4_DQL/DQU_A): l'ordine dei bit nel byte e' quello del template Rockchip, i CA non si possono scambiare (Hardware Design Guide 2.1.7).

ZQ 240R 1% a GND, TEN e PAR a GND, ALERT_n libero, T7 (NC/A17) libero (reference Rockchip DDR4 16bit SDP). RESET_n con 1 nF DNP (anti–ESD, Hardware Design Guide).

VREFCA da DDR_VREFOUT del SoC (P8, 0.6 V di default) con 0R; 2x 1 nF vicino alla DDR4 (valore da non cambiare, Hardware Design Guide). Partitore 1k/1k DNP come alternativa.

Disaccoppiamento DDR4 (reference, ridotto a un chip): VCC_DDR 2x 10 uF + 1 uF + 10x 100 nF; VPP 1 uF + 100 nF vicino alle sfere B1/R9.

U402 eMMC FORESEE FEMDNN064G–C9A61 (64 GB, eMMC 5.1 HS400, LCSC C49284704): VCC = VCC_3V3, VCCQ = VCC1V8_EMMC (AP2112K–1.8, = VCCIO2: HS200/HS400). CLK 22R serie vicino al SoC (reference), pull–up 10k su CMD/DAT0–7/RST_n.

J401 microSD (Hirose DM3AT) su SDMMC0: VDD = VCC3V3_SD (SWOUT2 dell'RK809–5), segnali a VCCIO_SD (LDO5, 3.3 V, 1.8 V per UHS). CLK 22R serie, pull–up 47k a VCCIO_SD.

SD_DET su SDMMC0_DET (GPIO0_A4, PMUIO1) con 10k a VCC3V3_PMU: basso con la scheda inserita = SDMMC0 (alto = JTAG sui pin SDMMC0, Hardware Design Guide).

ESD TPD4E05U06DQA vicino allo slot: CLK (lato slot), CMD, DAT0–3, DET.



Sheet: /Memorie/
File: memorie.kicad_sch

Title:

Size: A2 Date: Rev:
KiCad E.D.A. 10.0.7 Id: 6/10

RETE: PHY Realtek RTL8211F-CG (datasheet rev. 1.7) su GMAC0 RGMII dell'RK3568 (VCCIO4 3.3 V), alimentato da VCC_3V3 (SWOUT1). Serie 5xx. Net RGMII_*/PHY_* globali verso il foglio CPU.

Strap (4.7k): PHYAD = 001, PLLOFF = 0, TXDLY = 1 e RXDLY = 1 (rgmii-id, ritardi nel PHY), CFG_EXT = 1 con CFG_LDO = 00: pad RGMII alimentati da fuori a 3.3 V.



22R serie vicino al SoC su TXC, TXD0-3, TXCTL (MAC -> PHY) e vicino al PHY su RXC, RXD0-3, RXCTL (Hardware Design Guide RK3568, tabella 2-42).

Strap su RXD/RXC/RXCTL e LED (4.7k). LED1/LED2 attivi alti verso i LED dell'RJ45 (510R); LED0 solo strap CFG_EXT.

MDIO 1.5k a 3.3 V, INT 4.7k, PHYRSTB 10k + 100 nF (il PHY esce dal reset da solo, Linux puo' ripeterlo da GPIO3_D7). RSET 2.49k 1%.

R520 DNP: CLKOUT 125 MHz verso GMAC0_MCLKINOUT (GPIO2_C2), non usato di default. PHY_RST_N su GPIO3_D7, PHY_INT_N su GPIO4_A0.

Quarzo 25 MHz +-50 ppm (requisito datasheet) con 2x 15 pF. Switching regulator 1.0 V: REG_OUT -> 2.2 uH -> AVDD10/DVDD10.

RJ45 HanRun HR911130C (100/1000Base-T, magnetici e LED integrati). Prese centrali lato PHY (P1, comuni) a GND con 100 nF. P10 = rete Bob Smith verso lo schermo.

EEPROM MAC 25AA02E48 (EUI-48 per la MAC del GMAC0) su SPI2 locale (prima dei 33R verso il bus MAIN), CS1 hardware di SPI2 (GPIO2_D4) con 10k a VCC_3V3.

Pinout SOT-23-6 dal datasheet Microchip DS20002123G, tabella 4-1: 1 SCK, 2 VSS, 3 SI, 4 SO, 5 CS, 6 VCC.

LED verde = LED1 del PHY (100M), giallo = LED2 (1000M), entrambi attivi alti.

Sheet: /Rete/
File: rete.kicad_sch
Title:
Size: A3 Date: Rev:
KiCad E.D.A. 10.0.7 Id: 7/10

RADIO: AMPAK AP6256 (Wi-Fi 5 + BT 5.0) su SDMMC2_M0 (SDIO, VCCIO6), HCI su UART8_M0 con RTS/CTS (VCCIO4), REG_ON e wake su GPIO. Serie 6xx. Net WL_*/BT_*/CLK32K globali.

VDDIO = VCC_3V3 3.3 V (= VCCIO6/VCCIO4), SDIO 2.0 fino a 50 MHz. VBAT e VIN_LDO da VCC_3V3. LPO 32.768 kHz da CLK32K dell'RK809-5 (quarzo Y201).





REG_ON con 100k a GND (radio spenta finche Linux non la accende: GPIO3_D4/D5). Pull-up 10k su CMD e DAT0-3 a VCC_3V3. CLK 22R serie vicino al SoC.

Disaccoppiamento: VBAT 10uF + 0.1uF (picchi 1 A in trasmissione), VIN_LDO_OUT 4.7uF, VDDIO 1uF + 0.1uF.

Antenna: linea 50 ohm verso U.FL con rete pi di adattamento (0R + 2x DNP) da tarare.

UART incrociata: TXD del modulo -> BT_UART_RX (UART8_RX, GPIO2_C6), RXD <- BT_UART_TX (GPIO2_C5), RTS_N -> BT_UART_CTS (GPIO2_B2), CTS_N <- BT_UART_RTS (GPIO2_B1).

PCM (25-28) non collegati: niente audio Bluetooth. XTAL_IN/OUT liberi (quarzo interno). GPIO e TP liberi.

Sheet: /Radio/
File: radio.kicad_sch
Title:
Size: A3 Date:
KiCad E.D.A. 10.0.7
Rev:
Id: 8/10

GNSS: u-blox NEO-M9N-00B (formato NEO, stesso footprint del NEO-F10T). Pin dal datasheet UBX-19014285 R08, tabella 9 (= simbolo NEO-M9N di KiCad). Serie 7xx.

UART3_M1: TXD del modulo -> GNSS_UART_RX (GPIO3_C0), RXD <- GNSS_UART_TX (GPIO3_B7). TIMEPULSE -> 33R -> GNSS_PPS (GPIO3_A5). EXTINT (pin 4, PIO7, time mark TIM-TM2) letto anche da GPIO3_A6 (solo ingresso).

D_SEL (pin 2) aperto = UART + I2C. V_USB (pin 7) a GND: USB non usata (da confermare sull'integration manual). LNA_EN e riservati liberi.



Alimentazione: VCC 10uF + 0.1uF. Backup V_BCKP da OR di diodi: VCC_3V3 (BAT54) e pila CR1220 (BAT54), nessuna ricarica della pila.

Antenna attiva su SMA: VCC_RF -> 10R (limita il corto) -> 27 nH -> RF_IN. ESD a bassa capacita sul centrale. Linea 50 ohm corta.

Uscita PPS: TIMEPULSE -> 33R -> GNSS_PPS (SoC) e -> buffer 74LVC1G17 -> 33R -> SMA 'PPS OUT' e header J703. Nessun pull sul TIMEPULSE.

Time mark: SMA 'STROBE IN' (o J703 pin 2) -> ESD -> 100R -> 74LVC1G17 (ingressi tolleranti 5 V) -> EXTINT. 100k a GND in ingresso.



Sheet: /GNSS/
File: gnss.kicad_sch
Title:
Size: A3
Date:
Rev:
KiCad E.D.A. 10.0.7
Id: 9/10

USB HOST: USB3_HOST1_DP/DM dell'RK3568 (parte USB 2.0, alimentata da USB3_AVDD) su USB–C (16 pin, HRO TYPE–C–31–M–12), solo host. Serie 8xx. Net USB1_* globali.

La porta non alimenta mai la scheda: VBUS esce solo dal load switch. Rp fissi da 22k a 5V_SYS su CC1/CC2 = sorgente 1.5 A (Type–C), niente controller PD.

TPS2553: EN attivo alto da GPIO0_A6 con 100k a GND, FAULT open–drain su GPIO0_B6 (pull–up 10k a VCC3V3_PMU sul foglio CPU).

RILIM 26.1k 1% = 0.91 / 0.99 / 1.08 A (min/nom/max, tabella 2 del datasheet).





J801 USB–C: DP/DM collegati su entrambi i lati (A6/B6, A7/B7), SBU non connessi, schermo a GND.

Rp 22k a 5 V = 1.5 A (tabella Type–C). Il TPS2553 limita comunque a circa 1 A.





ESD USBLC6–2SC6 vicino al connettore su DP/DM e VBUS. 2.2R in serie (Hardware Design Guide RK3568, USB3_HOST1_DP/DM) in parallelo al choke di modo comune DNP.





Sheet: /USB host/
File: usb.kicad_sch

Title:

Size: A3
Date:
Rev:
KiCad E.D.A. 10.0.7
Id: 10/10