



瑞峰半導體

Raytek Semiconductor

比 GPU 更緊張的瓶頸

IVR 與矽光子如何決定 AI 算力天花板

瑞峰半導體 | 董事長暨總經理 Johnson Tai

富邦企業日專題討論 | 2026.08.28

免責聲明

- 本公司發布之資料及內容，力求準確，但無法保證其內容於發布後不會因時間推移或事件演變而有所偏差或不完整。除非法令另有要求外，本公司不因新資訊、未來事件或其他情事變更事由，負有主動更新前瞻性陳述的義務。
- 本報告中包含的對未來發展的陳述，屬於前瞻性陳述，可能涉及已知及未知的風險與不確定性。實際結果可能因多種因素（如市場變化、宏觀經濟環境、產業競爭等）而與預期有重大差異。
- 本法說會內容不構成任何投資建議，投資人應審慎評估，並自行承擔所有投資風險。
- 本內容為智慧財產，未經同意嚴禁複製或轉載。

- 公司簡介及未來營運發展策略
- 決定AI算力的關鍵因素
- 整合型電壓調節器 (IVR)
- 矽光子 (Silicon Photonics)
- 經營績效




公司簡介

- 公司成立：2016 年 4 月
- 公司位置：新竹縣湖口鄉新竹工業區
- 實收資本額：14.98億
- 董事長暨總經理：戴國瑞 (Johnson)
- 主要股東：欣銓科技、漢民科技、**Fabrinet**
- 主要技術與服務：
 - 6、8、12 吋晶圓級封裝
 - 重新佈線 (RDL)、凸塊 (Bump)、晶圓級封裝 (WLCSP)
 - 開發中技術: 3D TSV Reveal (SiPh)、Chip-on-Wafer (IVR/SiCap)
- 公司員工：~280 人







公司重要紀事

- 2016年: 公司成立
- 2017年: 建立十二吋生產線，主要產品為特殊型記憶體(DRAM)
- 2018年: 建立六吋生產線，主要產品為車用(GaN & Diode)
- 2019年: 建立八吋生產線，主要產品為功率半導體(MOSFET)
- 2024年: (一) 開發多層厚銅 RDL，應用於整合型穩壓器 (IVR)
(二) 建立十二吋矽光子封裝線，主要產品矽光子(PIC)
- 2025年: 名列美國商務部工業安全局(BIS)核可封測廠名單
- 2026年: (一) 完成Fabrinet 10.2億私募，成為瑞峰第三大股東
(二) 五月登錄興櫃




未來營運發展策略 – 四大產品、一大策略

- 特殊型記憶體 - RDL
- 先進邏輯產品 - Bump
- 整合型穩壓器 (IVR)
- 矽光子(SiPh)
- 海外客戶導向特殊型封裝平台



決定AI算力的關鍵因素

- XPU(CPU, GPU, TPU, ...)運算速度愈快，愈容易撞到**電源供應(Power)**和**頻寬(Bandwidth)** 這二道牆。
- AI算力未來將由系統來決定，而非單一XPU。



透過先進封裝技術 (Advanced Packaging)



將 XPU、Memory、Power、Optics 整合成可量產的系統

整合型電壓調節器(IVR)

- 傳統電壓調節相關元件都是放在PCB上，因距離AI晶片太遠及電傳導路徑 (PDN)過長，導致嚴重的功率耗損。同時因電流的急遽變化，產生的瞬間壓降(Voltage Droop)，導致運算錯誤甚至系統崩潰。
- IVR主要核心價值: 把電壓調節器由PCB移至更靠近AI晶片的位置，降低電源供應網(PDN)所產生的耗損和雜訊。


- 主要效益

- ✓ 大幅降低耗損: PDN路徑短阻抗低，大幅降低熱功耗。
- ✓ 提高電源轉換效率
- ✓ 降低電壓瞬間壓降 (Voltage Droop)
- ✓ 大幅縮小PCB面積: 整合PCB上之MOSFET, Inductor, Capacitor, Controller於單一封裝體內。




Source: Ferric


電容(Capacitor)



- 電容器由**兩片相距很近的平行金屬平板**組成。
- 將它和電池連接上後，兩片平板就衝上等量而電性相反的電荷。



- 一般電子裝置裡的電容器可能是兩片鋁鉚，中間用特殊的絕緣材質隔開。
- **捲成筒狀**，比較不佔空間。



- 矽電容製程與記憶體製程相容，可分為兩大技術：
 - **eDTC: Deep Trench** 深溝式
 - **S-SiCap: Stacking** 堆疊式

矽電容(SiCap)

- 當IVR將供電節點推進到AI晶片邊緣時，積層陶瓷電容MLCC因為厚度，電傳輸路徑(PDN)過長，跟不上IVR的超高頻和高密度需求，所以就必須改由矽電容(SiCap)上場。
- 主要核心價值: 把電容由主機板移至非常靠近AI晶片的位置，有效降低ESL/ESR。
- 主要效益
 - ✓ **超薄**: 厚度100um以下，可直接嵌入Si Interposer, Substrate, 或置於晶片背面。
 - ✓ **去耦(Decoupling)**: 極低的ESL和ESR且極靠近晶片，可提供瞬間電流的需求，抑制**瞬間壓降 (Voltage Droop)**的發生。
 - ✓ **高電容密度**: 使用Deep Trench或Stacking技術，在極小的面積上創造極大電容值。
 - ✓ 減少 PCB上MLCC的數量，大幅縮小 PCB面積。



NotebookLM

IVR + SiCap 合併綜效

- 在 AI 先進封裝中，這兩者是相輔相成的**系統級供電架構 (PDN)** 革命

評比項目	傳統供電 (板端 PMIC + MLCC)	AI 先進供電 (IVR + SiCap)
供電路徑與損耗	路徑長、導線電阻大，發熱與損耗高	垂直/貼身供電，轉換效率提升 20-30%
Voltage Droop 抑制	瞬間供應電流反應慢(μ S)，在高功耗 AI 晶片易導致瞬間壓降	瞬間放電反應快(nS)，高頻瞬態供電極度穩定
元件體積與擺放	佔用主機板大量空間，無法放入先進封裝中	超薄、高密度，可直接嵌入基板、晶片背面或中介層


- 總結：IVR 負責在晶片封裝內實現「**高效、快速的電壓調度**」；而 SiCap 則是提供「**極低阻抗、反應極快的就近能量儲存**」，兩者結合才滿足現今 1kW 以上 AI 晶片的供電需求。

矽光子 (Silicon Photonics)

- 矽光子技術以光取代傳統銅線的電訊號傳輸，具備**高速、低延遲、低能耗與高整合密度**等核心效益，能有效解決AI與高效能運算（HPC）的大量資料傳輸瓶頸。

二、為什麼大家總說「光纖比銅線快」？


雖然物理推進速度差不多，但在網路通訊與AI資料中心裡，光纖的「數據傳輸速率（頻寬）」和「整體傳輸效率」卻是銅線的數千甚至數萬倍。主要原因如下：



比較項目	銅線（電訊號）	光纖（光訊號）	為什麼光纖大勝？
數據容量（頻寬）	約 10 Gbps – 40 Gbps	可達 100 Gbps – 60 Tbps 以上	光波頻率極高，能在一秒內攜帶比電流龐大極多的數據量。
訊號衰減（距離）	傳輸超過 100 公尺訊號就嚴重衰減	可維持高強度傳輸數十公里	銅線有電阻會發熱耗能；光纖利用全反射，訊號損耗極低。
環境抗干擾	易受電磁干擾、雷擊影響	完全不受電磁干擾	光訊號不會彼此干擾，因此可以把上千條不同波長的光束擠在同一條光纖內（波分複用技術）。

■ 主要效益


- ✓ 超高頻寬與極低的訊號延遲
- ✓ 極低能耗與散熱優勢
- ✓ 微型化與整合度高
- ✓ 具成本優勢與量產能力



IVR + SiCap + SiPh 合併綜效

- AI算力未來將由系統來決定。

IVR + SiCap
決定電怎麼送




SiPh
決定資料怎麼傳

透過先進封裝技術 (Advanced Packaging)

將 XPU、Memory、Power、Optics 整合成可量產的系統

一大策略: 海外客戶導向高附加價值特殊封裝平台

■ 建構矽光子光引擎Eco-system




合作模式及時程規劃

- 瑞峰泰國為瑞峰全資子公司，投資總額為新台幣十億元整。
- 策略合作夥伴Fabrinet 協助提供廠房、廠務設施、無塵室、高架自動搬運系統(OHT)、人員招募及業務推廣。
- 瑞峰負責生產機台購買及導入Cu Pillar Bump、Lead Free Bump、Redistribution Layer (RDL)等晶圓級封裝技術。
- 計畫於2027年1月成立泰國子公司，2027年Q3機台裝機，2028年Q1試產。
- 核心價值「海外高附加價值CPO特殊封裝平台」，與國際客戶接軌。

經營實績：年度營收與損益 (資料期間: 2022年至2026年6月)

- 2026年成長動力來自於既有特殊型記憶體客戶、先進邏輯產品客戶、車用功率半導體及價格上漲。
- 2027年成長動力以IVR應用於AI Data Center節能為主。
- 2028年成長動力以矽光子應用於AI Servers資料傳輸為主。



營運實績 - 財務表現

- 營業收入由2022年新台幣472M，逐步成長到2025年1,053M，2026年H1為678M。
- 營業毛利率由3%成長到34%，營業利益率由-13%成長到26%，淨利率由-12%成長到26%。
- 稅後淨利由2022年新台幣-56M成長到2025年159M，2026年H1為175M。
- EPS也由2022年新台幣-0.47元成長到2025年1.31元，2026年H1為1.30元。

損益表 (單位：新台幣仟元)	2022		2023		2024		2025		2026H1	
營業收入	472,015	100%	506,294	100%	780,844	100%	1,053,221	100%	678,588	100%
營業成本	459,289	97%	517,680	102%	649,549	83%	791,749	75%	445,492	66%
營業毛利	12,726	3%	-11,386	-2%	131,295	17%	261,472	25%	233,096	34%
營業費用	74,423	16%	80,743	16%	87,375	11%	90,927	9%	56,595	8%
營業利益	-61,697	-13%	-92,129	-18%	43,920	6%	170,545	16%	176,501	26%
稅後淨利	-55,865	-12%	-98,400	-19%	37,690	5%	158,509	15%	174,912	26%
加權平均流通在外股數 (仟股)	120,000		120,000		120,000		121,148		134,681	
EPS	-0.47		-0.82		0.31		1.31		1.30	



瑞峰半導體

Raytek Semiconductor

Thank you !