皖西学院·正常模式

一、简答题（4×5=20分）

1.

简述冯·诺依曼体系结构的主要特点，并说明 CPU 由哪两大部件组成及各自的主要功能。

2.

从存储原理、是否需要刷新、读写速度和主要用途四个方面，简述 SRAM 与 DRAM 的区别。

3.

简述中断响应过程（硬件自动完成的部分）与中断处理流程（由中断服务程序完成的部分）各自包含的主要步骤，并指出两者的分界点。

4.

简述 DMA 方式的工作原理，并说明"周期挪用（周期窃取）"的含义及其在 DMA 数据传送中的作用。

二、计算题（4×10=40分）

1.

已知两个定点小数：

$$x = \dfrac{11}{16}, \quad y = \dfrac{7}{16}$$

采用 **4 位小数部分**（加上 2 位符号位，共 6 位）的 **变形补码（双符号位补码）** 表示。

变形补码定义：正数符号位为 `00`，负数符号位为 `11`，小数部分按补码规则取。

第 (1) 题（2 分）

分别求 x 和 y 的变形补码 [x]_变补 与 [y]_变补。

第 (2) 题（4 分）

利用变形补码计算 x + y，写出完整的加法运算过程，并依据**双符号位的判定规则**判断是否溢出。若溢出，请指明是上溢还是下溢。

第 (3) 题（4 分）

利用变形补码计算 x - y。

要求： 1. 先求 [-y]_变补； 2. 通过 [x]_变补 + [-y]_变补 完成减法运算，写出完整运算过程； 3. 依据双符号位判定规则判断是否溢出。

2.

已知两个 IEEE754 单精度（32 位）浮点数，其十六进制机器数表示为：

- **x = 0x3F000007**
- **y = 0x40FFFFFF**

两数均非零、非非规格化数、非无穷大、非 NaN。

请按照 IEEE754 单精度浮点加减运算的规范步骤，完成以下计算（写出每步的中间结果，保留必要的二进制位）：

(1) 对阶（2 分）

对 x 和 y 进行对阶操作：

- 分别写出 x、y 的符号、阶码（十进制偏移值 E 与实际指数 e）、尾数（含隐含位）。
- 确定哪个数需右移尾数、右移多少位，写出对阶后两数**完整的尾数**（含隐含最高位 1）。

(2) 尾数求和（2 分）

考虑两数符号，完成尾数的加减运算（转化为补码相加或直接按符号处理均可）：

- 写出求和结果的**符号**与**尾数**（含可能的整数部分进位）。

(3) 规格化（3 分）

判断求和结果是否需要规格化（左规或右规），并执行：

- 说明规格化方向（左规 / 右规 / 已规格化无需操作）及理由。
- 写出规格化后的**尾数**与**阶码**（十进制偏移值 E）。

(4) 舍入与最终结果（3 分）

采用 IEEE754 默认的**就近舍入（round-to-nearest-even，向偶数舍入）**规则：

- 若对阶或规格化过程中有被移出的低位，按就近舍入规则处理，写出舍入后的尾数。
- 若舍入导致尾数再次溢出，需进行二次右规（说明并执行）。
- 写出最终结果的 **IEEE754 单精度机器数（十六进制）**。

答题要求

- 所有尾数均需写出**隐含的最高位 1**（即使用 1.xxx… 形式）。
- 阶码需同时写出偏移值 E（存储在机器数中的 8 位无符号数，范围 1–254）和实际指数 e = E − 127。
- 舍入必须使用 round-to-nearest-even 规则，不能使用截断或其他舍入方式。

3.

某计算机的存储系统采用"Cache—主存"两级存储层次结构。已知：

- Cache 命中时间 $t_c = 2$ 个时钟周期。
- 主存访问周期 $t_m = 40$ 个时钟周期。
- 当 Cache 缺失时，需要访问主存，**缺失代价为 t_m 个时钟周期**（即缺失时在 Cache 中消耗 t_c 后转向主存，主存返回需 t_m 个时钟周期，不含已消耗的 t_c）。
- 在某段程序执行期间，处理器共发起 $N = 1000$ 次访存请求，其中 Cache 命中 $H = 950$ 次。

请回答以下问题：

第（1）题（3 分）

计算该程序执行期间 Cache 的命中率 h 和缺失率 h_{miss}。（用小数表示，保留两位小数）

第（2）题（4 分）

（a）计算该存储系统的**平均访问时间** AMAT（单位：时钟周期）。

（b）定义 Cache 效率 e = \dfrac{t_c}{AMAT}，计算该系统的 Cache 效率 e。（用小数表示，保留四位小数）

第（3）题（3 分）

为降低缺失代价，现增设一块**二级 Cache（L2 Cache）**。当 L1 Cache 缺失时，先访问 L2 Cache；L2 Cache 的命中时间为 $t_{c2} = 8$ 个时钟周期，L2 Cache 的**局部命中率**为 $h_2 = 0.80$（即在 L1 缺失的请求中，有 80% 能在 L2 命中）；仅当 L2 也缺失时才访问主存。

L2 Cache 的缺失代价定义同 L1：在 L2 缺失时额外消耗主存周期 t_m。

计算增设 L2 Cache 后该存储系统的平均访问时间 $AMAT_2$（单位：时钟周期），并与第（2）题结果比较，说明 L2 Cache 是否降低了平均访问时间。

4.

某计算机采用定长指令字，指令字长为 **16 位**，采用**扩展操作码**编码方式。每个地址码字段长度为 **4 位**。指令系统包含三地址、二地址、一地址和零地址指令。

已知该指令系统中：

- **三地址指令**已占满其操作码编码空间。
- **二地址指令**共有 **200 条**。
- **一地址指令**共有 **500 条**。

问题一（3 分）

简述扩展操作码编码的基本原理。在该编码方式中，操作码如何向地址码字段扩展？为什么三地址指令的操作码位数最少？

问题二（5 分）

在上述条件下，逐级计算零地址指令的**最大条数**。要求写出每一级的扩展过程（剩余前缀 → 扩展 → 扣除），并给出最终结果。

问题三（2 分）

若将二地址指令的条数从 200 条增加到 210 条（其余条件不变），零地址指令的最大条数会如何变化？请说明变化的方向及原因。

三、分析题（2×10=20分）

1.

某计算机采用 **5 段指令流水线**，各段功能及执行时间如下：

段号	段名	执行时间
S_1	取指（IF）	10 ns
S_2	译码（ID）	10 ns
S_3	执行（EX）	20 ns
S_4	访存（MEM）	10 ns
S_5	写回（WB）	10 ns

流水线中每条指令必须依次经过 $S_1 \rightarrow S_2 \rightarrow S_3 \rightarrow S_4 \rightarrow S_5$ 五个段，各段在同一时刻可处理不同的指令。现需在该流水线上连续执行 **N = 200 条**互相独立的指令（假设无数据冒险、无控制冒险、无结构冒险）。

请回答以下问题：

Q1（3分）

（1）确定该流水线的**时钟周期（流水线周期）T**，并说明确定依据。（1分） （2）计算执行完 200 条指令所需的**总执行时间**。（2分）

Q2（3分）

（1）计算该流水线执行 200 条指令的**实际吞吐率 TP**。（1分） （2）计算该流水线的**最大吞吐率 TP_max**。（1分） （3）分析实际吞吐率与最大吞吐率产生差距的原因。（1分）

Q3（2分）

假设这 200 条指令**顺序执行**（非流水线方式）时，每条指令所需时间为各段时间之和。计算该流水线相对顺序执行的**加速比 S**。（2分）

Q4（2分）

（1）若采用**分段细分法**将瓶颈段 S_3（20 ns）拆分为两个子段 S_{3a} 和 $S_{3\beta}$，各 10 ns，使流水线变为 6 段、各段时间均为 10 ns。计算优化后的流水线周期、200 条指令总执行时间及吞吐率。（1分）

（2）简要说明优化前后吞吐率的变化，并指出流水线段数增加是否会影响排空时间。（1分）

2.

某计算机系统采用单总线结构，总线上连接了多个设备模块。系统总线的数据总线宽度为 **32 位**，总线工作频率为 **533 MHz**。请根据总线相关知识，回答以下问题。

问题1（4分）

简述集中式总线控制中**链式查询方式、计数器定时查询方式**和**独立请求方式**三种方式的工作原理，并分别说明各自的优缺点。

要求：每种方式至少说明原理（含涉及的信号线）和两条以上优缺点。

问题2（3分）

计算该系统总线的**理论最大数据传输率**（即总线带宽），写出计算过程，结果以 **MB/s** 为单位表示。

问题3（3分）

假设该总线上共连接了 **6 个设备**（其中1个高速设备要求高优先级实时响应，其余5个为普通外设）。系统对总线分配的**灵活性要求高**（需支持动态调整设备优先级），且对总线分配**响应速度有较高要求**。请结合问题1的分析结论，说明应选择哪种集中式总线控制方式，并给出理由（至少两条）。

四、设计题（2×10=20分）

1.

某 CPU 采用微程序控制器，使用**水平型微指令**和**字段直接编码（分段直接编码）**方式组织操作控制字段。经分析，该 CPU 共有 **12 个互斥微命令**，按互斥关系分为以下 **4 组**：

互斥组	组内微命令	组内微命令数
第一组	a_1, a_2, a_3, a_4	4
第二组	b_1, b_2, b_3	3
第三组	c_1, c_2, c_3	3
第四组	d_1, d_2	2

> 说明：同一组内的微命令互斥（同一微周期内最多发出其中一个），不同组的微命令可以并行。

此外，该微程序控制器有 **3 个判别测试条件**（记为 T_1、T_2、T_3），微指令采用**断定方式**形成下一条微指令地址，下地址字段宽度为 **9 位**。

请回答以下问题：

问题 1（4 分）

采用字段直接编码，为操作控制字段的每个子字段分配位数，要求： 1. 分别计算四个互斥组各需要的子字段位数； 2. 计算操作控制字段的总位数。

问题 2（3 分）

1. 确定判别测试字段（P 字段）的位数；
2. 给出该微指令的完整格式（标明各字段名称及位数），并计算微指令字长。

问题 3（3 分）

计算该控制存储器（控存）的最大容量（以 bit 为单位，写出计算过程）。

2.

某计算机主存采用 DRAM 芯片构成，CPU 按字节编址，地址总线宽度为 16 位（A15～A0），数据总线宽度为 8 位。

现需要用 **16K×4 位的 DRAM 芯片** 构建一个容量为 **64K×8 位** 的存储器模块。

> **DRAM 芯片说明：** - 该 DRAM 芯片内部有 14 位地址（2^{14} = 16K 个存储单元），采用**地址线复用**方式，行地址与列地址各占一半，通过外部地址引脚分两次输入。 - 该 DRAM 芯片内部存储体按行（行地址位数）组织刷新，刷新间隔为 **2ms**。 - 刷新以行为单位，每次刷新一行。

第(1)题（计算，3分）

判断本题应采用哪种扩展方式（位扩展 / 字扩展 / 字位同时扩展），并计算： - 位扩展数； - 字扩展数； - 所需芯片总数。

要求写出计算过程。

第(2)题（分析，3分）

确定该存储器模块的地址线分组： - 片内地址位数（用于芯片内部寻址的地址线）； - 片选地址位数（用于区分各芯片组的地址线）； - 若考虑 DRAM 地址线复用，该 DRAM 芯片对外需要多少根地址引脚？

要求说明各部分地址线的对应关系（如 A15～A0 中哪些用作片内地址，哪些用作片选地址）。

第(3)题（分析，2分）

用文字描述该存储器模块的片选逻辑：当 CPU 给出某地址时，如何根据片选地址位译码选择对应的芯片组。要求说明每一组芯片被选中的地址范围条件。

第(4)题（计算，2分）

若该存储器采用**异步刷新**方式，计算： - 该 DRAM 芯片需要刷新的行数； - 异步刷新的刷新周期（即两次刷新操作之间的时间间隔）。

要求写出计算过程。