皖西学院·考点对应模式

一、简答题（4×5=20分）

1.

在浮点数总位长固定的情况下，请简述浮点数的表示范围和精度分别由哪些部分决定，并说明两者之间存在怎样的权衡关系。（5分）

2.

请简述按功能划分，系统总线可以分为哪几类？并说明总线复用的含义及其优缺点。

3.

CPU 内部包含多种寄存器（如通用寄存器、程序计数器 PC、指令寄存器 IR、程序状态字寄存器 PSW、累加器 ACC、存储器地址寄存器 MAR、存储器数据寄存器 MDR 等）。请说明哪些寄存器对程序员是可见的，哪些是不可见的，并解释"程序员可见"的含义。

4.

请分别说明机器字长、存储字长和指令字长的含义，并指出三者之间是否存在必然相等的关系。

二、计算题（4×10=40分）

1.

某程序在两台计算机 A 和 B 上运行，该程序包含 **4 类指令**：算术逻辑指令（I_1）、访存指令（I_2）、分支指令（I_3）、浮点指令（I_4）。程序中各类指令的数量占比（指令混合比例）如下表，**两台机器共用同一比例**：

指令类别	I_1	I_2	I_3	I_4
指令占比	40%	30%	20%	10%

两台机器的时钟频率及各类指令的 CPI 如下表：

机器	时钟频率	I_1 的 CPI	I_2 的 CPI	I_3 的 CPI	I_4 的 CPI
A	500 MHz	1	3	4	6
B	750 MHz	2	3	3	5

该程序共执行 **10^8 条指令**。

第 1 问（4 分）

分别计算机器 A 和机器 B 的**加权平均 CPI**。（保留两位小数）

第 2 问（3 分）

分别计算机器 A 和机器 B 的 **MIPS**。（保留两位小数）

第 3 问（3 分）

比较两台机器运行该程序时的性能，说明哪台更快，并给出定量依据（可利用前两问结果或直接给出执行时间）。

2.

· 总分：10 分

已知两个定点小数 x 和 y，采用**双符号位补码**表示，数值位数 n=4（即总位数为 n+2=6 位，含 2 位符号位与 4 位数值位），格式为：

$\underbrace{S_f\, S_f}_{\text{双符号位}} . \underbrace{d_3\, d_2\, d_1\, d_0}_{\text{4位数值}}$

其中： - x = -0.6875_{10}，即 x = -(0.5 + 0.125 + 0.0625) = -0.1011_2 - y = -0.5625_{10}，即 y = -(0.5 + 0.0625) = -0.1001_2

完成以下各问：

第 1 问（3 分 · 计算）

分别求 x 和 y 的双符号位补码表示 [x]_补 和 [y]_补。

> 要求：写出由二进制原码求补码的完整步骤（按位取反、末位加 1），结果用 6 位双符号位格式表示。

第 2 问（4 分 · 计算）

利用双符号位补码**加法**计算 [x+y]_补。

> 要求： 1. 写出 [x]_补 + [y]_补 的逐位加法过程（含进位）； 2. 给出结果的 6 位双符号位补码表示； 3. 根据双符号位状态判断是否发生溢出，若溢出说明溢出类型（上溢/下溢）。

第 3 问（3 分 · 分析）

利用双符号位补码**减法**计算 [x-y]_补（即 [x]_补 + [-y]_补）。

> 要求： 1. 先求 [-y]_补，再写出加法运算过程与结果； 2. 判断是否溢出； 3. 结合第 2 问和第 3 问的结果，说明双符号位溢出判断规则（$S_{f1}S_{f0}$ 的四种组合分别表示什么），并解释为何两问中一个溢出而另一个不溢出。

3.

将十进制数 **-54.375** 转换为 IEEE 754 单精度浮点数的机器数表示。已知 IEEE 754 单精度浮点数采用 32 位格式：1 位符号位（S）+ 8 位阶码（E，偏置值 bias = 127）+ 23 位尾数（M，隐含前导 1）。

要求写出完整的转换过程。

第 1 问（4 分）

将 -54.375 的**绝对值**部分转换为二进制数，并写出其**规格化形式**（即 $1.xxx \times 2^{E}$ 的形式）。给出规格化后的**阶码真值 E**。

输出项： -（1）54.375 的二进制表示 -（2）规格化形式 $1.xxx \times 2^{E}$ -（3）阶码真值 E

第 2 问（6 分）

根据第 1 问的规格化结果，计算 IEEE 754 单精度浮点数的 32 位机器数表示，并写出最终结果的十六进制形式。

输出项： -（1）符号位 S 的值 -（2）阶码字段（E + 127 的 8 位二进制） -（3）尾数字段（23 位二进制，不含隐含的前导 1） -（4）32 位完整机器数（S + 阶码 + 尾数） -（5）最终的十六进制表示

4.

某计算机采用按字节编址，页式虚拟存储器管理，地址结构如下：

- **虚拟地址（VA）**：32 位
- **物理地址（PA）**：26 位
- **按字节编址**（每个地址对应 1 个字节）

系统页表的部分内容如下（仅列出有效虚页号范围 0x00000 ~ 0x00007）：

虚页号（VPN）	装入位（Valid）	实页号（PFN）
0x00000	1	0x0012
0x00001	1	0x0005
0x00002	0	——
0x00003	1	0x03AB
0x00004	1	0x001F
0x00005	0	——
0x00006	1	0x000C
0x00007	1	0x0042

现有以下 5 个虚拟地址（十六进制）需要处理：

编号	虚拟地址（十六进制）
①	0x000035A8
②	0x000041F0
③	0x000067C4
④	0x00002B3E
⑤	0x00005A10

问题 1（3 分）

根据上述地址结构，回答： （1）虚拟地址中，虚页号占多少位？页内偏移占多少位？ （2）物理地址中，实页号占多少位？页内偏移占多少位？ （3）在上述 5 个虚拟地址中，哪些虚拟地址对应的页面当前不在内存中（装入位 = 0）？

问题 2（4 分）

对虚拟地址 ①②③，分别完成虚拟地址到物理地址的转换，写出每一步计算过程（拆分虚页号与页内偏移 → 查页表 → 拼接物理地址），并给出最终的物理地址（用十六进制表示）。

问题 3（3 分）

对虚拟地址 ④⑤，分别判断能否完成虚拟地址到物理地址的转换。若能转换，给出物理地址；若不能，说明原因，并指出操作系统接下来需要做什么。

三、分析题（2×10=20分）

1.

某计算机的主存地址空间为 **64KB**，按字节编址，主存地址为 **16 位**。该计算机采用 Cache 加速访存，Cache 数据区容量为 **2KB**，行长（块大小）为 **64B**，采用 **全相联映射** 方式，替换策略为 **FIFO**（先进先出）。

初始状态： Cache 当前已满，共 32 行。各行按 FIFO 装入顺序（行 0 最早装入）存放的主存块号依次为 0, 1, 2, 3, …, 31（即行 i 存放块号 i，$0 \leqslant i \leqslant 31$）。

CPU 依次发出以下 6 个访存地址（十六进制）：

序号	访存地址
①	0x0280
②	0x0A00
③	0x0500

序号	访存地址
④	0x0C00
⑤	0x0140
⑥	0x1000

问题 1（3 分）

计算 Cache 共有多少行？在全相联映射方式下，主存地址分为哪几部分（各部分名称及位数）？Tag 占多少位?

问题 2（4 分）

逐一分析上述 6 个访存地址，指出每个地址是命中还是未命中。对于未命中的地址，说明新数据装入的行号以及是否发生替换；若发生替换，说明被替换出去的块号。

问题 3（3 分）

完成所有访存操作后，Cache 中哪些行的内容发生了变化？写出这些行当前存放的块号（Tag 值）。该访存序列的命中率是多少?

2.

某计算机系统的 CPU 主频为 **2 GHz**，采用中断驱动 I/O 方式与两台外设 A、B 进行数据通信。系统中断处理过程分为三个阶段：

阶段	说明	所需时钟周期数
中断响应	保护 CPU 现场（寄存器压栈）、保存断点	500
中断服务	执行中断服务程序（读取数据、置标志等）	4000
中断恢复	恢复 CPU 现场（寄存器出栈）、恢复断点	500

两台外设的参数如下（1 KB = 1024 B）：

设备	数据传输率	每次中断传输的数据量（缓冲寄存器宽度）
设备 A	512 KB/s	4 B
设备 B	2048 KB/s	4 B

当缓冲寄存器填满时，外设向 CPU 发出中断请求；CPU 接收并处理完一次中断后，缓冲寄存器被清空，等待下一批数据。

问题：

（1）（3 分） 计算该系统处理一**次中断**所需的总时间 T_{total}（包含中断响应、中断服务、中断恢复三个阶段）。要求给出以微秒（μs）为单位的结果。

（2）（3 分） 计算设备 A 和设备 B 各自产生**两次中断之间的最小时间间隔** T_A 和 T_B（即缓冲寄存器两次填满之间的时间）。要求给出以微秒（μs）为单位的结果。

（3）（4 分） 若要求采用中断 I/O 方式与某外设通信时**不丢失数据**，则需要保证 CPU 处理一次中断的总时间 T_{total} 不超过两次中断之间的时间间隔。请分别判断采用中断 I/O 方式与设备 A、设备 B 通信是否可行，并说明理由。若不可行，请简要说明应考虑改用何种 I/O 方式。

四、设计题（2×10=20分）

1.

某计算机系统的 CPU 有 16 位地址总线（A15~A0）和 16 位数据总线（D15~D0），按字节编址。

主存总容量为 64KB，地址空间划分如下：

区域	地址范围	存储类型
ROM 区	0000H ~ 3FFFH	ROM（16KB）
RAM 区	4000H ~ FFFFH	RAM（48KB）

可用的存储芯片规格为： - **ROM 芯片**：8K × 8 位 - **RAM 芯片**：16K × 8 位

请用**文字推导和逻辑表达式**完成以下各问（**不允许画任何图、框图或连线图**）：

第 1 问（3 分）

分别计算 ROM 区和 RAM 区所需的芯片数量，说明字扩展和位扩展各为多少倍。

第 2 问（2 分）

分别确定 ROM 芯片和 RAM 芯片的片内地址线根数，以及用于片选译码的高位地址线根数。指出 ROM 与 RAM 在地址线分组上的差异并说明原因。

第 3 问（3 分）

用逻辑变量（A15、A14、A13……）写出**每个芯片组**的片选信号逻辑表达式（低电平有效，记为 \overline{CS}），要求各芯片组与地址范围的对应关系清晰。

第 4 问（2 分）

写出每个芯片组的地址范围（十六进制起止地址），并验证所有芯片组地址连续且无重叠、总覆盖范围等于主存全部地址空间。

2.

某计算机采用**单总线数据通路**结构。各部件均与唯一一条内部总线（Bus）相连，具体结构描述如下：

（一）数据通路结构

1. **内部总线（Bus）**：系统中仅有一条内部总线，所有寄存器共享该总线进行数据传输。同一时刻只有一个部件可以向总线输出数据。
2. **寄存器**： - **PC**：程序计数器，16位，存储下一条指令的地址。内部具有自增逻辑，施加 `PC+1` 信号后值加1，**不占用总线**。 - **IR**：指令寄存器，存储当前正在执行的指令。 - **MAR**：存储器地址寄存器，为存储器访问提供地址。 - **MDR**：存储器数据寄存器，存储器读出的数据自动送入MDR，待写入存储器的数据先存入MDR。 - **R0、R1、R2**：通用寄存器，各16位。 - **Y**：ALU输入锁存器，存放ALU输入A。 - **Z**：ALU输出锁存器，存放ALU运算结果。
3. **ALU**： - 输入A来自锁存器**Y**，输入B来自**总线Bus**。 - 运算结果送入锁存器**Z**。 - 支持 `ADD`（A+B）和 `SUB`（A−B）两种运算。
4. **存储器**： - 访问地址来自MAR，数据经MDR传输。 - `Read` 信号有效时，存储器将M[MAR]的内容读入MDR。 - `Write` 信号有效时，存储器将MDR的内容写入M[MAR]。

（二）控制信号定义表

编号	信号名	功能说明
C1	PCout	PC内容送总线
C2	PC+1	PC内容自增1（内部逻辑，不占用总线）
C3	MARin	总线内容写入MAR
C4	Read	存储器读：M[MAR]→MDR
C5	Write	存储器写：MDR→M[MAR]
C6	MDRout	MDR内容送总线
C7	IRin	总线内容写入IR
C8	R1out	R1内容送总线
C9	R1in	总线内容写入R1
C10	R2out	R2内容送总线
C11	Yin	总线内容写入Y（ALU输入A）
C12	Zin	ALU运算结果写入Z
C13	Zout	Z内容送总线
C14	ADD	ALU执行加法：A+B
C15	SUB	ALU执行减法：A−B（Y中的值减去总线上的值）

（三）待分析指令

指令 `SUB R1, R2`，功能为 $\mathbf{R1} \leftarrow \mathbf{R1} - \mathbf{R2}$，其中 R1 和 R2 均采用寄存器直接寻址。

子问题1（4分）

写出该计算机**取指阶段**各节拍的微操作序列。请按以下表格格式填写，按节拍顺序逐行列出，每个节拍占一行。

节拍	功能描述	有效控制信号

要求：　- 功能描述用文字说明该节拍完成的数据传输或操作。　- 有效控制信号填写**信号名**（如PCout、Read），多个信号之间用逗号分隔。 - 所有信号必须来自控制信号定义表（C1～C15），不得使用表中未定义的信号。

子问题2（6分）

写出指令 `SUB R1, R2` **执行阶段**各节拍的微操作序列。请按以下表格格式填写，按节拍顺序逐行列出。

节拍	功能描述	有效控制信号

要求：- 从取指结束后的第一个执行节拍开始编号。 - 执行阶段需要完成：取操作数（R1、R2）→ ALU减法运算 → 结果写回R1。 - 有效控制信号填写**信号名**，多个信号之间用逗号分隔；所有信号必须来自控制信号定义表（C1～C15）。