池州学院·考点对应模式

一、单项选择题（5×2=10分）

1.

某存储器按字节编址，地址线为 14 根，则该存储器的最大寻址空间为多大?

A. 16KB B. 14KB C. 8KB D. 32KB

2.

某异步串行通信系统采用如下帧格式进行数据传输:

- 1 个起始位
- 8 个数据位
- 1 个奇校验位
- 2 个停止位

系统的波特率为 **9600 bps**。

该系统在正常工作时的**有效数据传输率**（即每秒实际传输的数据位数）为多少 bps?

A. 6400 bps

B. 约 6982 bps

C. 7680 bps

D. 9600 bps

3.

下列事件中，所引发的是外部中断（硬件中断）而非内部中断（异常）的是?

A. 除法运算时除数为 0 B. 程序访问了非法地址，产生地址越界 C. 定时器计数到期，向 CPU 发出中断请求 D. 执行指令时发生缺页

4.

在计算机的多级存储层次结构中，关于寄存器、Cache、主存和辅存的比较，下列说法正确的是?

A. Cache 的存取速度低于主存，但容量大于主存 B. 主存的存取速度高于 Cache，但容量小于 Cache C. 寄存器的存取速度最高，容量最小 D. 辅存的存取速度高于主存，且容量最大

5.

下列寻址方式中，取操作数速度最快的是?

A. 直接寻址 B. 间接寻址 C. 立即寻址 D. 寄存器间接寻址

二、判断题（5×2=10分）

1.

CPU 中的控制器负责完成算术运算与逻辑运算。

2.

异步通信依靠"请求—回答"（握手）信号协调主从模块，模块之间没有统一的公共时钟。

3.

Cache—主存层次用于解决 CPU 与主存之间的速度差距，主存—辅存层次用于扩大可供使用的存储容量。

4.

垂直型微指令的字长通常比水平型微指令更长。

5.

同一 CPU 中，加法指令和乘法指令的指令周期相同。

三、应用题（60分）

1.

设某计算机采用 **变形补码（双符号位）** 表示定点整数，数据位为 n=3 位，加上 2 位符号位共 5 位。双符号位的含义为：

双符号位	含义
00	结果为正，无溢出
01	正溢出（上溢）
10	负溢出（下溢）
11	结果为负，无溢出

已知两个定点整数：

$A = -5, \quad B = -6$

（以上为十进制真值。A、B 均为负整数，且均在上述**变形补码**（n 位数值位、共 5 位，可表示范围 [-8, +7]）的可表示范围内。）

请完成以下各问：

第 1 问（2 分）

将 A = -5 和 B = -6 分别转换为 **变形补码（双符号位补码）** 表示，写出 5 位二进制结果。

第 2 问（2 分）

利用第 1 问的变形补码，计算 A + B。写出**逐位相加的竖式过程**及最终的双符号位结果，并根据双符号位判断是否溢出（若溢出，指明溢出类型）。

第 3 问（2 分）

利用第 1 问的变形补码，计算 A - B。要求：先将减法转化为加法（对减数取变形补码的负数），再逐位相加，写出**完整过程**及最终的双符号位结果，并根据双符号位判断是否溢出（若溢出，指明溢出类型；若未溢出，请明确说明"未溢出"并给出真值结果）。

2.

某计算机系统采用海明码对 4 位数据（$D_1D_2D_3D_4$）进行检错与纠错传输。校验方式为**偶校验**，校验位数为 3 位（P_1、P_2、P_4），构成 7 位海明码（H_1～H_7）。校验位与数据位的排列规则如下：

位置	**H_1**	**H_2**	**H_3**	**H_4**	**H_5**	**H_6**	**H_7**
内容	P_1	P_2	D_1	P_4	D_2	D_3	D_4

各校验位的校验组（偶校验，保证组内 1 的个数为偶数）：

- **P_1** 校验组：H_1、H_3、H_5、H_7
- **P_2** 校验组：H_2、H_3、H_6、H_7
- **P_4** 校验组：H_4、H_5、H_6、H_7

接收端收到的 7 位码字为：

$H_1H_2H_3H_4H_5H_6H_7 = 0\,1\,1\,0\,1\,1\,1$

请回答以下问题：

第 1 问（2 分）

分别计算三个校验组（P_1 组、P_2 组、P_4 组）的校验结果，并组合出指误字 $S = S_4S_2S_1$。（校验结果为组内所有位的异或值；S_1 对应 P_1 组，S_2 对应 P_2 组，S_4 对应 P_4 组。）

第 2 问（2 分）

根据第 1 问得到的指误字，判断该码字是否存在错误。若存在错误，指出错误发生在哪一位（写出位号），并写出纠错后的正确码字。

第 3 问（2 分）

从纠错后的码字中提取数据位 $D_1D_2D_3D_4$，写出还原出的原始 4 位二进制信息。

3.

用若干片规格为 **8K × 8 位** 的 SRAM 芯片，构成一个容量为 **64KB**、数据总线宽度为 **16 位** 的主存储器。（存储器按字编址，1 字 = 16 位 = 2 字节。）

请回答以下问题：

（1）（2分）该主存储器的地址线有多少根？数据线有多少根？

（2）（2分）构成该主存储器需要多少个芯片组（字扩展方向）？每组需要多少片芯片（位扩展方向）？

（3）（2分）总共需要多少片 8K × 8 位的 SRAM 芯片？

4.

某计算机采用 **16 位定长指令字**，地址码长度为 **4 位**。该机采用扩展操作码编码方式，设有二**地址指令**、一**地址指令**和**零地址指令**三类指令格式。已知该机定义了 **6 条**二地址指令。

Q1（3 分）

(a) 一地址指令的操作码字段为多少位？

(b) 若该机需支持零地址指令扩展，一地址指令最多可以有多少条？

(c) 为支持零地址指令扩展，**至少**需保留多少个一地址操作码编码前缀？

Q2（3 分）

在第 1 问所保留前缀的基础上，最多可以有多少条零地址指令？

5.

某计算机系统共有 5 个中断源，记为 L0、L1、L2、L3、L4。系统采用**多级中断（嵌套）**方式，各中断源的响应优先级由硬件排队电路决定，处理优先级则由**中断屏蔽字**（程序级屏蔽）实现。

约定

1. **响应优先级**（由硬件决定）：L0 > L1 > L2 > L3 > L4。
2. **处理优先级**（由屏蔽字决定）：L0 > L3 > L1 > L4 > L2。
3. **屏蔽字定义**：每个中断源 Li 对应一个 5 位屏蔽字，从左至右依次为 L0、L1、L2、L3、L4 对应位；某位为 **1** 表示屏蔽该中断源（禁止其打断当前服务），为 **0** 表示允许其打断当前服务。
4. 屏蔽规则：处理优先级**高于或等于**自身的中断源（含自身），对应位置 1；处理优先级**低于**自身的中断源，对应位置 0。

子问题 1（5分）

根据上述响应优先级、处理优先级和屏蔽字定义，写出 L0–L4 各自的中断屏蔽字，按如下矩阵形式填写（行 = 中断源，列 = 屏蔽字中 L0 L1 L2 L3 L4 对应位）：

中断源	L0	L1	L2	L3	L4
L0					
L1					
L2					
L3					

中断源	L0	L1	L2	L3	L4
L4					

子问题 2（3分）

系统中各中断源在如下时刻请求中断（假设每个中断服务程序执行时间足够长，且在服务期间未自行开/关中断，屏蔽字随中断响应自动装入）：

时刻	发出的中断请求
t_1	L1 发出请求
t_2	L3 发出请求（此时 L1 正在被服务）
t_3	L2 发出请求（此时 L3 正在被服务）

请分析：

(a) t_2 时刻 L3 能否打断 L1 的中断服务程序？请结合 L1 的屏蔽字说明理由。

(b) t_3 时刻 L2 能否打断 L3 的中断服务程序？请结合 L3 的屏蔽字说明理由。

(c) 写出上述三个中断源（L1、L3、L2）的**服务开始顺序**（即 CPU 实际进入各中断服务程序的先后次序）和**服务完成顺序**（即各中断服务程序返回的先后次序）。

6.

用 **Booth 算法（补码一位乘法）** 计算两个 5 位补码小数的乘积。已知被乘数和乘数的真值为：

$x = +0.5, \quad y = -0.625$

运算约定：

- 字长：被乘数、乘数均为 **5 位补码小数**（1 位符号 + 4 位数值），小数点隐含在符号位与最高数值位之间。
- 部分积寄存器采用 **双符号位**（6 位），即 `PP = SS.xxxx`。
- 乘数寄存器最低位右侧附加 1 位 **附加位**，初始值为 `0`。
- 每趟根据"乘数最低位 + 附加位"的取值决定操作（见下表），之后部分积与乘数 **同步算术右移 1 位**。
- 迭代趟数为 **5 趟**（乘数 5 位，含 1 位符号位，每趟根据判断位决定加减后右移）。注意：补码小数乘数的符号位为负权重位，必须参与运算；当乘数为负时，第 5 趟判断位为 `10`，需执行 + [-x]_补 后再移位。
- 最终乘积取 **双倍字长（10 位）**。

乘数最低位，附加位	操作
`0 0`	部分积 + 0，右移 1 位

乘数最低位，附加位	操作
`0 1`	部分积 + `[x]_补`，右移 1 位
`1 0`	部分积 + `[-x]_补`，右移 1 位
`1 1`	部分积 + 0，右移 1 位

> 算术右移规则：双符号位部分积右移时，最高符号位保持不变（符号扩展）；乘数寄存器逻辑右移，移出的最低位进入附加位。

第(1)问（2分）

写出 x 和 y 的 **5 位补码小数表示** [x]_补、[y]_补，并求出 [-x]_补。给出 Booth 算法的 **初始状态**（部分积寄存器、乘数寄存器含附加位的值）。

第(2)问（6分）

按上述约定，用 **列表方式** 逐趟推演 Booth 算法的完整过程。每趟需列出：当前"乘数最低位 + 附加位"取值、执行的操作（加 0 / 加 [x]_补 / 加 [-x]_补）、加减后的部分积值、右移后的部分积与乘数（含附加位）值。

最终写出：

1. 乘积的 **10 位补码表示**；
2. 乘积的 **真值**。

7.

某计算机 CPU 具有 16 位地址总线（A15~A0，A0 为最低位）、8 位双向数据总线（D7~D0）。控制信号包括：

- **MREQ**（访存请求，低有效）：CPU 访问存储器时输出低电平。
- **R/W**（读/写控制，高为读、低为写）。

现需用以下芯片构建存储器系统：

区域	起始地址	容量	芯片规格
ROM	0000H	4 KB	2K×8 位
RAM	（紧接 ROM 之后）	8 KB	2K×4 位

ROM 区域从地址 0000H 开始连续编址，RAM 区域紧接 ROM 区域结束地址之后，二者连续不重叠。

片选使用一片 **74LS138 译码器**（3 线-8 线译码器），其引脚说明如下：

- 译码输入端：**C、B、A**（C 为最高位，A 为最低位），对应 8 个译码输出端 **Y0~Y7**（均低有效）。
- 使能端：**G1**（高有效）、**G2A**（低有效）、**G2B**（低有效）；仅当 G1=1 且 G2A=0 且 G2B=0 时译码器工作。

本题以片内寻址最大位数（11 位）对应的块大小（2 KB）为译码粒度，即 C、B、A 分别连接 A13、A12、A11，使每个译码器输出端对应一个连续的 2 KB 地址区间。

Q1（地址范围推导，3 分）

分别写出 ROM 区域和 RAM 区域的十六进制地址范围（起始地址和结束地址）。

Q2（芯片数量与扩展方式，4 分）

分别计算 ROM 区域和 RAM 区域所需的芯片数量，并说明各自采用的扩展方式（位扩展 / 字扩展 / 字位同时扩展）。

Q3（74LS138 片选逻辑推导，5 分）

Q3.1 列出 74LS138 译码器输出端 Y0~Y7 各自对应的 2 KB 地址区间（十六进制），并标明哪些输出端连接 ROM 芯片、哪些连接 RAM 芯片组。（以 2 KB 为一个地址块，C、B、A 分别连接 A13、A12、A11。）

Q3.2 说明 ROM 区域和 RAM 区域对 R/W 信号的需求差异（即哪个区域需要 R/W 信号参与片选或读写控制，哪个不需要，为什么）。

Q3.3 题干给定 74LS138 三个使能端的连接方案：G1 接 Vcc（+5V 高电平，恒为有效），G2A 接 MREQ（低有效，使译码器仅在访存周期工作），G2B 接 A15（低有效，使译码器仅在 A15=0 即低 32KB（0000H~7FFFH）区间工作）。

(1) 说明在此方案下，译码器实际工作的地址范围是什么；

(2) 指出：由于 A14 等更高位地址线未参与译码（部分译码），本题存储区（ROM+RAM 共 0000H~2FFFH）会在哪个地址区间产生**地址镜像（重叠）**？写出镜像区间的起止地址；

(3) 简述这种部分译码方案在本题场景下是否可接受、为什么。

8.

某计算机的存储器系统中，主存与 Cache 采用以下参数：

参数	值
主存容量 M	256 MB（2^{28} B）
Cache 容量 C	32 KB（2^{15} B）
块长 B（每块大小）	32 B（2^{5} B）

该系统中 Cache 与主存之间分别采用**直接映射**、**四路组相联映射**和**全相联映射**三种方式时，主存地址各字段的划分不同。按字节编址，块大小以字节为单位。

第（1）题（2 分）

采用**直接映射**方式时，主存地址由哪几个字段构成？写出每个字段的名称、位数，并计算主存地址总长度。

第（2）题（3 分）

采用**四路组相联映射**方式时：

1. Cache 共有多少个组？组号需要多少位？
2. 主存地址由哪几个字段构成？写出每个字段的名称和位数。

第（3）题（2 分）

采用**全相联映射**方式时，主存地址由哪几个字段构成？写出每个字段的名称和位数。

第（4）题（1 分）

下表列出三种映射方式下主存地址各字段位数，请填写完整（数值即可）。

映射方式	标记位数	索引（行号/组号）位数	块内地址位数	地址总位数
直接映射	____	____	____	____
四路组相联	____	____	____	____
全相联	____	____（无）	____	____

四、综合题（2×10=20分）

1.

某计算机主存**按字编址**，字长 16 位（即每个字地址存放 16 位数据）。该机采用**双字长指令**（一条指令占 2 个连续字地址），指令格式如下：

```
第一字：[ 操作码 OP（8位） | 寻址方式 MOD（4位） | 保留（4位） ]
第二字：[ 形式地址 A（16位） ]
```

寻址方式字段 MOD 的定义：

MOD 值	寻址方式
0001	直接寻址
0010	间接寻址

MOD 值	寻址方式
0011	相对寻址
0100	变址寻址
0101	基址寻址

已知条件

1. 当前正在执行的指令存放于主存地址 **0x000E** 处（占用字地址 0x000E 和 0x000F）。取指阶段完成后，PC 自动更新为**下一条指令的地址**。
2. 该指令的形式地址 **A = 0x0040**。
3. 变址寄存器 **Rx = 0x0018**。
4. 基址寄存器 **Rb = 0x0020**。
5. 主存部分单元内容如下表：

地址 (十六进制)	内容 (十六进制)
0x0040	0x0048
0x0048	0x1234
0x004E	0xABCD
0x0050	0x5678
0x0058	0x9ABC
0x0060	0xDEF0
0x0068	0x1111

问题

分别求以下五种寻址方式下，该指令的**有效地址 EA**（十六进制）和**取出的操作数**（十六进制）。每问 2 分。

(1) 当 MOD = 0001（直接寻址）时，有效地址 EA 和操作数各是多少？

(2) 当 MOD = 0010（间接寻址）时，有效地址 EA 和操作数各是多少？

(3) 当 MOD = 0011（相对寻址）时，有效地址 EA 和操作数各是多少？

(4) 当 MOD = 0100（变址寻址）时，有效地址 EA 和操作数各是多少？

(5) 当 MOD = 0101（基址寻址）时，有效地址 EA 和操作数各是多少？

2.

某 RISC 处理器采用 **5 级指令流水线**，各级名称及功能如下：

级	名称	功能
IF	取指	从存储器取指令
ID	译码 / 读寄存器	指令译码，从寄存器堆读源操作数
EX	执行	ALU 运算、地址计算
MEM	访存	Load 读存储器 / Store 写存储器
WB	写回	将结果写入寄存器堆

各级段时间如下（同一时钟信号驱动所有级，时钟周期取各级最长时间）：

· IF = **300 ps**，ID = **200 ps**，EX = **500 ps**，MEM = **400 ps**，WB = **200 ps**

寄存器堆内部约定： WB 级在时钟周期前半段写入寄存器堆，ID 级在后半段读寄存器堆。因此，若写回与读出发生在同一时钟周期，读出的是新写入的值。

现有一段由 4 条指令组成的程序依次执行（按给定顺序进入流水线）：

编号	指令	功能说明
I1	`LW R1, 0(R2)`	R1 ← Mem[R2]，从存储器加载到 R1
I2	`ADD R3, R1, R4`	R3 ← R1 + R4
I3	`SUB R5, R3, R6`	R5 ← R3 − R6
I4	`SW R5, 8(R2)`	Mem[R2+8] ← R5，将 R5 存入存储器

转发（Forwarding）条件： - **ALU→ALU 转发：** 当前指令 EX 级所需源操作数，可由上一条指令的 EX/MEM 流水线寄存器直接转发（即 EX/MEM → EX），无需停顿。 - **Load-use 转发：** Load 指令的数据在 MEM 级末尾才可用，通过 MEM/WB 流水线寄存器转发到后续指令的 EX 级。但由于数据在 MEM 级结束时才就绪，紧接 Load 的指令仍需插入 **1 个停顿周期（bubble）**。

问题

第（1）题（2分）

该流水线的时钟周期（操作周期）为多少 ps？写出计算依据。

第（2）题（3分）

假设流水线**无冒险**（ideal pipeline），计算： - （a）4 条指令全部执行完毕所需的总时间（ps）； - （b）该流水线相对于**非流水线**执行方式的**加速比 S**（非流水线方式下，每条指令串行完成全部 5 级，取各级时间之和）； - （c）流水线的**吞吐率**（单位：指令/ns，保留两位小数）。

第（3）题（2分）

分析上述 4 条指令序列中存在的**数据冒险**（data hazard）： - 逐对指出哪些指令之间存在数据相关，并说明相关寄存器； - 判断每对相关的具体类型（如 Load-use 相关、一般 RAW 相关等）； - 说明在按序流水线中，该序列是否存在 WAR 或 WAW 冒险，并简述理由。

第（4）题（3分）

分别计算以下两种情况下的**总停顿周期数**和**实际执行总周期数**:

- （a）**无转发**机制时：依赖指令必须等到产生结果的指令完成 WB 级后，才能在 ID 级读到正确值。计算全部数据冒险引起的总停顿周期数及实际执行总周期数。
- （b）**有转发**机制时（条件如上述转发约定）：计算全部数据冒险引起的总停顿周期数及实际执行总周期数。

> 要求：列出每对相关指令导致的停顿周期，再汇总。