池州学院·正常模式

一、单项选择题（5×2=10分）

1.

设某机器采用 7 位补码表示整数。已知补码机器数 **1010101**（按从高位到低位排列，最高位为符号位），该补码所表示的十进制真值为（　　）。

A. -43 B. 21 C. 85 D. -42

2.

将十进制数 **x = −23.6875** 按 IEEE 754 单精度（32 位）浮点数格式转换，回答其正确的机器表示。

> IEEE 754 单精度格式：1 位符号位 + 8 位阶码（偏置值 = 127）+ 23 位尾数（隐含前导 1）。

四个选项均以 32 位十六进制表示（共 8 位十六进制数字，高位补零至 8 位）。

- **A.** 0xC1BD8000
- **B.** 0xC23D8000
- **C.** 0xC1FB0000
- **D.** 0x41BD8000

3.

某计算机主存物理地址为 12 位，Cache 共 8 行，采用直接映射方式。主存某块的块号对应固定的 Cache 行，无需与整个 Cache 所有行比较。关于直接映射方式的特征，下列描述**正确**的是：

A. 主存中的任意一块只能映射到 Cache 中唯一指定的一行，且每个主存块通过取模运算确定映射的 Cache 行号

B. 主存中的任意一块可以映射到 Cache 中的任意一行，只要该行空闲即可装入，没有固定对应关系

C. 主存中的块被分组，每个组内采用全相联映射，组间采用直接映射，兼顾了冲突率与查找速度

D. 主存中的任意一块只能映射到 Cache 中唯一指定的一行，主存块号与 Cache 行号通过除法运算确定映射关系

4.

某指令格式如下：操作码字段后紧跟一个形式地址字段。若某条指令采用**基址寻址**，则关于其有效地址的计算方式，下列描述**正确**的是：

A. 有效地址 = 基址寄存器内容 + 形式地址（偏移量），基址寄存器的内容由操作系统管理，面向多道程序实现程序重定位

B. 有效地址 = 程序计数器（PC）内容 + 形式地址，常用于实现相对转移和分支指令

C. 有效地址 = 变址寄存器内容 + 形式地址，变址寄存器的内容由用户在程序运行中修改，适合处理数组和循环

D. 有效地址 = 形式地址本身，操作数直接编码在指令中，无需访问任何寄存器或存储器

5.

CPU　　在响应中断时，需要完成一系列隐式操作（由硬件自动完成）。下列关于**中断隐指令**（即 CPU 响应中断时硬件自动完成的操作）的描述中，**正确**的是：

A. 关中断、保存断点（PC 和程序状态字）、引出中断服务程序入口地址

B. 开中断、保存所有通用寄存器内容、引出中断服务程序入口地址

C. 关中断、保存所有通用寄存器内容、直接执行中断服务程序的第一条指令

D. 开中断、保存断点、将中断服务程序入口地址装入通用寄存器

二、判断题（5×2=10分）

1.

SRAM 采用触发器存储信息，存取速度比 DRAM 快，因此其集成度也高于 DRAM。

2.

虚拟存储器的逻辑地址空间由 CPU 的虚拟地址位数决定，可以大于物理内存的实际容量。

3.

链式查询方式中，离总线控制器越近的设备优先级越高，且这种方式对链路故障较为敏感。

4.

DMA 方式下，主存与高速外设之间的数据传送由 DMA 控制器接管总线完成，因此 CPU 在整个传送过程（含预处理与后处理）中均不介入。

5.

指令流水线通过让多条指令在不同段重叠执行来提高吞吐率，理想情况下每个时钟周期可流出一条指令。

三、计算题（40分）

1.

已知两个有符号十进制整数：

- x = +95
- y = +73

采用 **9 位变形补码**（2 位符号位 + 7 位数值位）表示和运算。请回答以下问题：

（1） 写出 x 和 y 的变形补码表示。（2 分）

（2） 用变形补码计算 x + y，写出完整的运算过程（包括变形补码加法竖式），并判断是否溢出。若溢出，说明溢出原因；若不溢出，给出运算结果的真值。（2 分）

（3） 用变形补码计算 x − y，写出完整的运算过程（包括先求 [−y] 的变形补码、再做变形补码加法的竖式），并判断是否溢出。若溢出，说明溢出原因；若不溢出，给出运算结果的真值。（2 分）

> **变形补码溢出判断规则**：运算结果的两个符号位相同（00 或 11）时，未溢出；两个符号位不同（01 或 10）时，溢出。符号位参与运算。

答题要求

1. **第（1）问**：分别写出 x = +95 和 y = +73 的 9 位变形补码（2 位符号位在前，7 位数值位在后），以二进制形式给出。
2. **第（2）问**：以变形补码加法竖式形式展示 [x]变补 + [y]变补 的运算过程，标出符号位，给出运算结果，并依据双符号位判断是否溢出。
3. **第（3）问**：先求 [−y] 的变形补码（写出由 [+y] 变补 得到 [−y] 变补 的过程），再以变形补码加法竖式形式展示 [x]变补 + [−y]变补 的运算过程，给出运算结果，并依据双符号位判断是否溢出。

2.

给定两个 IEEE754 单精度（32 位）浮点数，其机器数表示（十六进制）为：

- **X = 0x40780000**
- **Y = 0x3EF80003**

请按 IEEE754 单精度浮点加减运算流程，求 **Z = X + Y** 的机器数表示（十六进制）。

> IEEE754 单精度格式：1 位符号 + 8 位阶码（偏移量 bias = 127）+ 23 位尾数（隐含前导 1）。 舍入方式：就近舍入（round to nearest even），保留 Guard、Round、Sticky 位参与舍入判断。

第 (1) 题（2 分）

分别写出 X 和 Y 的符号、阶码（给出实际指数值）、尾数（还原隐含前导 1 后的 1.M 形式）。

第 (2) 题（2 分）

执行对阶操作：将小阶操作数的尾数右移至与大阶操作数对齐。

- 指出哪个操作数需要移位，移位次数为多少。
- 写出对阶后两个操作数的尾数（以大阶操作数的指数为基准），标明移出的位。

第 (3) 题（2 分）

完成尾数加法、规格化（含舍入处理），写出最终结果 Z 的:

- 规格化后的尾数（含舍入后的 23 位尾数值）；
- 最终阶码（十进制与二进制）；
- Z 的完整 IEEE754 机器数（十六进制）。

3.

某计算机的主存按字节编址，地址空间为 12 位。该机采用直接映射方式的一级 Cache。Cache 共有 8 个数据块，每块大小为 32 B。Cache 访问时间 t_c = 2 ns。

Cache 缺失时，处理器需要**先访问 Cache 确认未命中**（耗时 t_c），**再访问主存**取出所需数据块（主存访问时间 t_m' = 18 ns），之后将该块写入 Cache。

某程序执行过程中产生了如下 **8 次访存操作**（地址均为十六进制）：

访问序号	访存地址
1	0x040
2	0x080
3	0x040
4	0x0C0
5	0x080
6	0x140
7	0x040
8	0x0C0

> 假设 Cache 初始为空（所有行均无效）。每次缺失时将目标块调入对应 Cache 行。

第 1 问（3 分）

(1) 写出主存地址的划分格式：标记（Tag）位、Cache 行号（Index）位、块内偏移（Offset）位各占多少位。

(2) 逐次分析 8 次访存操作是命中还是缺失，填写下表（命中填"H"，缺失填"M"）：

访问序号	访存地址	行号（Index）	标记（Tag）	命中/缺失
1	0x040			
2	0x080			

访问序号	访存地址	行号（Index）	标记（Tag）	命中/缺失
3	0x040			
4	0x0C0			
5	0x080			
6	0x140			
7	0x040			
8	0x0C0			

(3) 计算 Cache 命中率 h（保留小数形式，如 3/8）。

第 2 问（2 分）

利用第 1 问的命中率 h 和题干给定的时间参数，计算该 Cache 系统的**平均访问时间** t_a。

> 注意：缺失时的总代价应包含 Cache 访问时间与主存访问时间两部分。

第 3 问（2 分）

计算该 Cache 系统相对于**无 Cache**（每次访存均直接访问主存，访问时间为 $t_c + t_m'$）情况的**加速比** S（保留两位小数）。

4.

某计算机指令字长 **L = 16 位**，采用**扩展操作码**技术，地址码字段统一为 **W = 4 位**。该指令系统包含**三地址、二地址、一地址、零地址**四种指令格式。各级指令的操作码字段均位于指令的高位部分，地址码字段位于低位部分。

扩展规则如下： - 每一级指令取该级**最低地址数最多**的格式为最高级（三地址），逐级减少地址数。 - 每一级在操作码字段中**保留至少一个特定前缀编码**，用于扩展到下一级（地址数更少的一级）。 - **为使每一级指令条数达到最大**，除最后一级（零地址）外，每级恰好保留 **1 个**前缀编码用于扩展。

已知该机器**三地址指令有 14 种**。

第 1 问（2 分）

三地址指令的操作码字段宽度是多少位？三地址指令预留了多少个编码模式用于向二地址指令扩展？

第 2 问（2 分）

逐级推导：二地址指令最多有多少条？一地址指令最多有多少条？

> 要求写出每级的扩展前缀来源和编码数计算过程。

第 3 问（3 分）

零地址指令的操作码字段宽度是多少位？零地址指令最多有多少条？

> 要求从三地址的预留编码出发，写出完整的逐级推导链，说明零地址最大条数的计算依据。

5.

某计算机指令流水线由 **5 个功能段**组成，各功能段执行时间如下表所示：

功能段	**S_1**	**S_2**	**S_3**	**S_4**	**S_5**
执行时间 (ns)	3	4	5	4	3

现需在该流水线上连续执行 **60 条**指令，各指令间无数据相关、无控制相关、无结构相关。

> 约定：流水线时钟周期 Δt 取各功能段执行时间的**最大值**（即瓶颈段时间）；流水线方式下，第一条指令经过 k 个段后流出，此后每个时钟周期流出一条指令。

第（1）题（3分）

计算该流水线连续执行 60 条指令的**总执行时间**和**吞吐率 TP**。

> 吞吐率定义为：单位时间内完成的指令条数（条/ns）。

第（2）题（2分）

若上述 60 条指令改为**顺序执行**（非流水线方式，每条指令依次走完 5 个功能段），计算该流水线相对于顺序执行的**加速比 S**。

> 加速比 S = 顺序执行总时间 / 流水线执行总时间。

第（3）题（2分）

为消除瓶颈段的影响，现将瓶颈段 S_3（5 ns）**拆分为两个功能段**：$S_{3\alpha}$ = 3 ns、$S_{3\beta}$ = 2 ns。拆分后流水线变为 **6 个功能段**。

（a）计算拆分后流水线的吞吐率 TP′。

（b）与第（1）题结果对比，说明拆分瓶颈段对吞吐率的影响，并简要分析原因。

6.

某计算机系统采用同步总线连接主存与外设控制器。已知该总线的数据线宽度为 32 位，总线时钟频率为 150 MHz。由于总线采用握手协议，每个总线事务（完成一次数据传输）需要占用 **3 个**总线时钟周期。

现需要通过该总线从外设控制器向主存传输一批大小为 **4097 B** 的数据。

请回答以下问题：

（1）（2 分）

计算该总线的理论带宽（单位用 MB/s，1 MB = 10^6 B）。

（2）（2 分）

考虑每个总线事务需要 3 个时钟周期，计算该总线的有效带宽（单位用 MB/s，1 MB = 10^6 B）。

（3）（3 分）

计算将这 4097 B 数据通过该总线全部传输完毕所需的时间（单位用 μs）。

四、综合题（4×10=40分）

1.

某计算机的CPU具有 **16 根地址线**（A15~A0）和 **8 根数据线**（D7~D0），按字节编址。现需用 **16K × 4 位** 的DRAM芯片（即 $2^{14} \times 4$）构成该CPU的主存储器。已知：

- 该DRAM芯片内部采用地址复用技术，7 位行地址 + 7 位列地址（即 14 位地址经复用分两次输入）。
- 该DRAM芯片的刷新周期 T = 2 ms。
- 可用芯片数量充足。

请回答以下问题：

问题1（3分） 构成该存储器共需多少片 16K × 4 位 DRAM 芯片？写出完整的推导过程（分别给出位扩展所需的芯片数和字扩展所需的芯片组数）。

问题2（2分） 该存储器的地址线如何分配？请说明：片内寻址线（即芯片地址线）使用哪些地址线、共多少根；用于片选的高位地址线是哪些、共多少根。

问题3（2分） 用文字描述片选逻辑：高位地址线如何产生各芯片组的片选信号？每个芯片组内部各芯片（位扩展）的片选信号和数据线连接方式是怎样的？

问题4（3分） 该DRAM芯片采用异步刷新方式（每次刷新一行）。求： - （1）该DRAM芯片阵列共有多少行？ - （2）异步刷新的刷新间隔（两次刷新操作之间的时间间隔）是多少？ - （3）一个刷新周期（2 ms）内共需刷新多少次？

2.

某计算机主存按**字节编址**，地址线 16 位，存储字长 16 位。CPU 内部采用**单总线数据通路**，总线宽度 16 位，指令字长 16 位（2 字节）。

第 1 问（3 分）：写出**取指周期**的完整微操作序列及每步所需的控制信号。

第 2 问（4 分）：写出指令 **LDR R1, @40** 在取指之后的各执行周期（含间址周期、执行周期）的完整微操作序列及每步所需控制信号。要求标明每个周期名称。

第 3 问（3 分）：写出指令 **ADD R2, R3** 的执行周期微操作序列及控制信号，并简要说明：与 LDR 指令相比，ADD 指令在执行过程中**不经过访存控制信号（Read/Write）**的原因。

3.

某程序由 4 类指令组成，各类指令在该程序中出现的频度（百分比）如下表所示：

指令类别	频度
算术逻辑指令（A）	40%
访存指令（Load/Store）（B）	25%
分支跳转指令（C）	15%
浮点运算指令（D）	20%

现有两台计算机 M1 和 M2，均可执行上述程序。两机的时钟主频及各类指令的 CPI（时钟周期数）如下表所示：

指令类别	M1 的 CPI	M2 的 CPI
算术逻辑指令（A）	2	1
访存指令（B）	4	5
分支跳转指令（C）	3	2
浮点运算指令（D）	5	3

- M1 的时钟主频 $f_1 = 3.0$ GHz
- M2 的时钟主频 $f_2 = 2.0$ GHz

第 1 问（3 分）

分别计算程序在 M1、M2 上的加权平均 CPI（保留小数点后两位）。

第 2 问（3 分）

分别计算程序在 M1、M2 上的 MIPS 速率（结果保留两位小数）。

第 3 问（2 分）

若用 M1 和 M2 分别执行同一个程序（指令总数 IC 相同），判断哪台机器执行得更快，并说明理由。

第 4 问（2 分）

现对 M2 进行改进：将访存指令（B 类）的 CPI 降至原来的 1/2（即由 5 降为 2.5），其余指令 CPI 不变。请计算改进后 M2 的 MIPS，并计算改进后相对于改进前的 MIPS 加速比（改进后 MIPS / 改进前 MIPS，保留三位小数）。

4.

某计算机系统的 CPU 时钟频率为 100 MHz，总线周期等于时钟周期。一台外设需将一个大小为 4KB（4096 字节）的数据块从设备传送到主存。系统支持两种 I/O 控制方式，相关参数如下：

中断方式参数： - 每次中断传送 2 个字节的数据； - 每次中断的响应与处理（包括保护现场、数据搬运、恢复现场）共需 **3 μs**。

DMA 方式参数： - 每次 DMA 传送以 1 个字（4 字节）为单位，每传送一个字窃取 1 个总线周期； - DMA 启动前的预处理（初始化 DMA 控制器、设置传送参数等）需 **5 μs**，仅发生一次； - DMA 传送结束后，设备向 CPU 发出一个中断，CPU 进行后处理需 **5 μs**，仅发生一次； - 在 DMA 数据传送期间，CPU 与 DMA 控制器分时使用总线，不影响其他 CPU 工作（除周期窃取外）。

设备参数： - 设备的数据传输速率为 **2 MB/s**（1 MB = 10^6 B）。

请回答以下问题：

第 1 问（3 分）： 采用中断驱动 I/O 方式，计算传送完整数据块所消耗的 CPU 总时间（单位用 μs 表示）。

第 2 问（3 分）： 采用 DMA 方式，计算传送完整数据块所消耗的 CPU 总时间，包括预处理时间、周期窃取时间和后处理时间（单位用 μs 表示）。

第 3 问（2 分）： 计算 DMA 方式比中断方式节省的 CPU 时间百分比（即节省量占中断方式 CPU 时间的比例），保留两位小数。

第 4 问（2 分）： 在 DMA 方式的数据传送阶段，周期窃取占用 CPU 的时间占该数据块传送总时间（即设备以 2 MB/s 速率传完 4KB 数据所需时间）的百分比是多少？保留两位小数。