合肥师范学院·正常模式

一、单项选择题（15×2=30分）

1.

某 8 位计算机采用补码表示带符号整数。给定补码机器数 **X = 10110101B**，则 X 的十进制真值为（　　）。

A. -75

B. -74

C. -53

D. 181

2.

已知两个 IEEE 754 单精度（32 位）浮点数，其十六进制表示如下：

- **操作数 A** = `0x41266666`
- **操作数 B** = `0x3F8CCCCC`

两个浮点数均为**规格化正数**，符号位均为 0。

现对 A 和 B 执行**加法运算**（A + B），舍入模式采用 **舍入到最近偶数（round to nearest even，默认模式）**。

请按照 IEEE 754 浮点加减运算的完整流程（对阶 → 尾数运算 → 规格化 → 舍入 → 再规格化）计算 A + B 的最终结果，选出其 IEEE 754 单精度十六进制表示。

A. `0x41380000` —— 正确结果（完整执行对阶 → 尾数运算 → 规格化 → 舍入 → 再规格化后得到的 IEEE 754 单精度十六进制值）

B. `0x3FB80000` —— 对阶方向错误的结果——将对阶方向颠倒（大阶向小阶对齐，即左移大阶数的尾数、保留小阶）后继续运算得到的最终十六进制值

C. `0x40D00000` —— 忽略隐含位（规格化数的隐含前导 1）的结果——在尾数运算与规格化过程中将尾数视为纯小数 0.xxxx 而非 1.xxxx 处理后得到的最终十六进制值

D. `0x4137FFFF` —— 不执行舍入的结果——执行对阶、尾数运算后，直接丢弃对阶时移出的低位（truncation，即向零截断），不采用 round to nearest even 规则进行舍入修正，得到的最终十六进制值

3.

某补码定点加减运算采用双符号位（变形补码）表示，运算结果的两个符号位分别为 1 和 0（即符号位组合为 10）。关于该运算结果，下列说法正确的是：

A. 未发生溢出，结果为负数 B. 发生了正溢出（上溢） C. 发生了负溢出（下溢） D. 符号位组合为 10 说明结果正常，无需任何处理

4.

某计算机存储器**按字节编址**，其存储空间为 **32KB**，存储字长为 **32 位**。该存储器的地址线数和数据线数分别为：

A. 地址线 15 根，数据线 32 根

B. 地址线 32 根，数据线 15 根

C. 地址线 14 根，数据线 32 根

D. 地址线 13 根，数据线 32 根

5.

关于 SRAM 和 DRAM 的特性，下列说法正确的是：

A. SRAM 依靠电容存储信息，需要定期刷新；DRAM 依靠触发器存储信息，不需要刷新 B. DRAM 的集成度低于 SRAM，但 DRAM 的存取速度比 SRAM 快 C. SRAM 依靠触发器存储信息，不需要刷新；DRAM 依靠电容存储信息，需要定期刷新 D. SRAM 和 DRAM 都需要定期刷新，只是刷新周期不同

6.

某计算机的 Cache 采用直接映射方式，主存块大小为 64B，Cache 共有 128 行。若某主存地址所在主存块号恰好与其映射到的 Cache 行号相同，则关于该访问的命中率，下列分析正确的是：

A. 直接映射方式下，只要主存块号与 Cache 行号相同就一定能命中 B. 直接映射方式下，该块能否命中取决于对应 Cache 行中当前存放的是否为该主存块，且标记（Tag）是否匹配 C. 直接映射方式下命中率固定为 50%，与映射关系无关 D. 直接映射方式下，任何主存块都可以映射到任意 Cache 行，因此命中率与行号无关

7.

某计算机采用 16 位定长指令字，指令格式中包含 **2 个地址字段**，每个地址字段宽 **4 位**，其余位为操作码字段。该机采用 **3 级扩展操作码**方案，各级操作码（累积）宽度分配如下：

扩展级别	操作码宽度（累积位数）	说明
第 1 级	3 位	需预留编码用于向下扩展
第 2 级	5 位	需预留编码用于向下扩展
第 3 级	8 位	末级，无需预留

扩展操作码规则：每一非末级至少预留 1 个编码模式作为向下扩展前缀；下一级指令的编码空间 = 上一级预留的编码数 × 新增位数的编码空间。

问：在该扩展操作码方案下，第 2 级最多可定义多少条不同的指令？

A. 3 B. 4 C. 7 D. 1

8.

某指令采用变址寻址方式，变址寄存器 RX 的内容为 0010H，指令中的形式地址（位移量）D 为 0300H。若该指令为变址寻址，则操作数的有效地址为：

A. 0300H B. 0010H C. 0310H D. 02F0H

9.

在指令执行过程中，程序计数器（PC）和指令寄存器（IR）各自承担不同的功能。关于 PC 和 IR 的功能，下列说法正确的是：

A. PC 存放当前正在执行的指令，IR 存放下一条将要执行的指令地址 B. PC 存放当前指令的地址，IR 存放当前从主存中取出的指令 C. PC 和 IR 都存放指令地址，二者内容始终相同 D. PC 存放指令的操作码，IR 存放指令的操作数地址

10.

某计算机采用 5 级指令流水线，各段功能与延迟如下：

段	功能	延迟
S1	取指（IF）	3 ns
S2	译码（ID）	2 ns
S3	执行（EX）	5 ns
S4	访存（MEM）	2 ns
S5	写回（WB）	3 ns

该流水线连续执行 **N = 50** 条指令，且流水线不发生停顿（无数据冒险、结构冒险、控制冒险）。

问：该流水线的吞吐率 TP 约为多少（单位：$\times 10^8$ 条/秒）？

- **A.** 1.92
- **B.** 28.85（吞吐率与加速比公式混用——将加速比 S 的数值误当作吞吐率 TP 填入）
- **C.** 3.09（各段延迟取算术平均而非取最大值作为流水线时钟周期来计算吞吐率）
- **D.** 2.00（总执行时间遗漏首条指令经过全部 5 段的填充时间——仅用 $N \times \Delta t_max$ 作为总执行时间）

11.

在集中式总线控制的三种基本方式（链式查询、计数器定时查询、独立请求方式）中，关于其特性的比较，下列说法正确的是：

A. 链式查询方式对电路故障最不敏感，且响应速度最快 B. 独立请求方式连线最少，且总线分配的优先级固定不可改变 C. 计数器定时查询方式的优先级设置较为灵活，其复杂度和连线数介于链式查询与独立请求方式之间 D. 三种方式中，独立请求方式的响应速度最慢，因为它需要逐个查询每个设备

12.

某计算机系统总线宽度为 **32 bit**，总线工作频率为 **200 MHz**。在该总线上，每个时钟周期传输一次数据。求该总线的最大数据传输速率（带宽）。

A. 800 MB/s

B. 6400 MB/s

C. 800000 MB/s

D. 1 MB/s

13.

CPU 响应中断请求需要满足一定的条件和时机。关于中断响应的过程与时机，下列说法正确的是：

A. CPU 在任何时刻都可以立即响应可屏蔽中断请求，不需要等待当前指令执行完毕 B. CPU 在每条指令执行结束时检测中断请求信号，当满足响应条件（中断允许触发器为 1 且有中断请求）时，在当前指令执行完毕后进入中断响应周期 C. CPU 响应中断后，硬件自动完成的工作仅包括将中断服务程序入口地址送入 PC，保存断点（PC 和 PSW）由软件完成 D. 中断响应过程中，保护现场（保存各通用寄存器内容）由硬件自动完成，无需软件参与

14.

DMA 方式用于高速外设与主存之间的大批量数据传送。关于 DMA 的数据通路与周期挪用（周期窃取），下列说法正确的是：

A. DMA 数据传送过程中，数据需要经过 CPU 的寄存器进行中转 B. 周期挪用是指 DMA 控制器在 CPU 不使用总线时占用一个或多个存储周期进行数据传送，此时 CPU 可能需要暂停一个机器周期 C. DMA 方式完全不占用系统总线，因此对 CPU 的执行效率没有任何影响 D. 在 DMA 传送期间，CPU 始终处于空闲状态，无法执行任何指令

15.

计算机的 I/O 编址方式分为统一编址（存储器映射编址）和独立编址（I/O 端口编址）两种。关于这两种编址方式的比较，下列说法正确的是：

A. 统一编址方式下，I/O 端口与存储器共用同一地址空间，需要设置专门的 I/O 指令 B. 独立编址方式下，I/O 端口与存储器共用同一地址空间，不需要设置专门的 I/O 指令 C. 统一编址方式不需要专门的 I/O 指令，可用访存指令访问 I/O 端口；但会占用部分存储器地址空间 D. 独立编址方式不需要专门的 I/O 指令，且不占用存储器地址空间

二、填空题（10分）

1.

已知两个 IEEE754 单精度（32位）浮点数：

- **A = 0x41E00000**
- **B = 0x40FFFFFF**

两数均用 IEEE754 标准表示（1位符号 + 8位阶码[移码，偏置值127] + 23位尾数，隐藏位恢复后为1.f）。现对 A + B 进行浮点加法运算。

> **运算规则说明：** - 对阶原则：**小阶向大阶对齐**（小阶尾数右移，阶码递增），每次右移1位直至阶码相等。 - 尾数求和：恢复隐藏位后，按原码加减规则对齐尾数。 - 规格化：若尾数求和结果整数部分出现 `10.xxx`（即 ≥2），需**右规**（尾数右移1位，阶码加1）；若出现 `0.xxx`，需**左规**（尾数左移，阶码递减）。 - 舍入方式：**就近舍入到偶数（Round-to-Nearest-Even）**，使用额外保护位（Guard、Round、Sticky）。 - 阶码判断：阶码（移码）超出 [1, 254] 范围 → 上溢/下溢。

请逐步完成以下填空（每空填写**确切数值/表达式**）：

第一步：分解操作数

空①（1分）：写出两数的阶码**真值**（十进制）。 A 的阶码真值 E_A = **__ ，B 的阶码真值 E_B =** ____ 。

第二步：对阶

空②（1分）：阶码差 ΔE = |E_A − E_B| = **__ ，对阶方向为（选填"将 A 右移对齐到 B"或"将 B 右移对齐到 A"）：** ____ 。

空③（1分）：对阶后，被右移操作数的尾数（含隐藏位恢复后的完整尾数，写出右移后的二**进制形式**，标注保护位 G、舍入位 R、粘位 S）：_____ 。

第三步：尾数求和

空④（1分）：两尾数对齐后求和的**原始结果**（二进制形式，包含整数部分和小数部分，含保护位/舍入位/粘位信息）：_____ 。

第四步：规格化

空⑤（1分）：根据求和结果判断规格化方向（选填"左规"/"右规"/"已规格化无需调整"）：**__ ，规格化后的尾数（二进制，保留1位整数位，小数部分写出全部有效位）：** ____ 。

空⑥（1分）：规格化后的最终阶码**真值**（十进制）：_____ 。

第五步：舍入

空⑦（1分）： 根据就近偶数舍入规则，舍入后的尾数（二进制，1位整数 + 23位小数）：__ 。**是否发生舍入进位导致尾数溢出（选填"是"/"否"）：** ____ 。（注：此小问不计分，空⑦的值计1分）

第六步：溢出判断与最终结果

空⑧（1分）： 最终阶码的移码值为 __（十进制），据此判断是否溢出（选填"上溢"/"下溢"/"无溢出"）：____ 。（空⑧以溢出判断结论计分）

空⑨（1分）： 最终结果的 IEEE754 十六进制编码（8位十六进制，含0x前缀）：______ 。

空⑩（1分）： 最终结果的十进制真值（精确分数或小数）：______ 。

三、简答题（5×6=30分）

1.

某 CPU 的主频为 800 MHz。该 CPU 共执行 4 类指令，各类指令的 CPI 及其在某程序中所占比例如下表所示：

指令类别	CPI	使用比例
ALU 运算类	1	50%
Load 装入类	3	20%
Store 存储类	2	15%
转移类	2	15%

请回答以下问题：

(1)（2 分）求该程序的加权平均 CPI。

(2)（2 分）求该 CPU 执行上述程序时的 MIPS 速率。（保留两位小数）

(3)（2 分）若该程序共执行 2×10^8 条指令，求该程序的执行时间。（结果用秒表示，保留三位小数）

2.

某计算机主存按字节编址，机器字长 16 位，采用单字长（16 位）定长指令格式。指令格式如下：



其中： - **OP**：操作码字段，定义指令操作类型，该机指令系统共 12 条指令。 - **M**：寻址特征字段，用于区分不同寻址方式。 - **D**：形式地址字段，无符号整数。

该机支持以下 **6 种寻址方式**，其编码如下：

M 编码	寻址方式	说明
000	立即寻址	D 本身即为操作数
001	直接寻址	EA = D
010	间接寻址	EA = (D)，即 D 所指内存单元的内容为有效地址
011	变址寻址	EA = (IX) + D，IX 为变址寄存器
100	基址寻址	EA = (BR) + D，BR 为基址寄存器
101	相对寻址	EA = (PC) + D

执行某条指令时，各寄存器和内存的当前值如下：

名称	值	说明
形式地址 D	0C0H	本条指令中的形式地址字段值
变址寄存器 IX	2000H	
基址寄存器 BR	3800H	
程序计数器 PC	1F02H	**取指后** PC 的值（即指向下一条指令的地址）
内存单元（00C0H）=	0400H	地址 00C0H 处的内容

> **注意**：相对寻址中 PC 的取值为取指后的值（即当前指令地址 + 指令字长所占字节数），题干已明确给出。

SQ1（2分）

（1）根据指令格式和指令系统规模，确定各字段 **OP、M、D** 的位数。（1分）

（2）在该指令格式下，采用直接寻址时，操作数的寻址范围是多少？（以十进制和十六进制表示）（1分）

SQ2（3分）

对于上述给定的参数值，分别推导 6 种寻址方式下的**有效地址 EA 的表达式和数值**，将结果填入下表：

寻址方式	EA 表达式	EA 值（十六进制）
立即寻址		
直接寻址		
间接寻址		
变址寻址		
基址寻址		
相对寻址		

> 要求：表达式须写出运算规则（如 EA = (IX) + D），数值须给出最终十六进制结果。

SQ3（1分）

简述**变址寻址**与**基址寻址**在用途上的本质区别。（1分）

3.

某同步总线采用如下参数：

- 总线时钟频率 f = 66 MHz（非 2 的幂整数）
- 总线数据宽度 w = 32 bit
- 每次总线事务包含 1 个地址周期和若干数据周期；完成一次单字（4 字节）数据传输共需 C = 3 个时钟周期（含地址周期）
- 突发传输：1 个地址周期后连续传输 N = 4 个数据字，每个数据字仍占用 1 个数据周期
- 进制约定：1\ MB/s = 10^6\ B/s（十进制兆字节）

请回答以下问题：

第 1 问（4 分）：计算该总线在单字传输模式下的最大数据传输带宽（单位：MB/s）。写出计算过程。

第 2 问（2 分）：若改为突发传输模式（传输 N = 4 个数据字），计算突发传输的有效带宽（MB/s），并求突发模式相对于单字模式的带宽提升倍数（保留两位小数）。

4.

给定两个小数：

x = -0.6875 = -11/16, \quad y = -0.5625 = -9/16

采用 **变形补码（双符号位）** 表示，小数部分取 **5 位**，格式为 $S_1\ S_0\ .\ f_1\ f_2\ f_3\ f_4\ f_5$（共 2 位符号位 + 5 位小数位）。变形补码定义：正数符号位为 `00`，负数符号位为 `11`，数值部分按补码规则求取（取反加一）。

溢出判断规则：运算结果的双符号位若相同（`00` 或 `11`），则未溢出；若不同（`01` 或 `10`），则溢出。

请完成以下两问：

第 1 问（3 分）

用变形补码求 x + y。要求：

1. 写出 x 和 y 的二进制小数表示（十进制转二进制过程）。
2. 写出 x、y 的变形补码。
3. 进行变形补码加法运算，写出运算过程。
4. 根据双符号位判断是否溢出，并给出结论。

第 2 问（3 分）

用变形补码求 x - y，即 x + $[-y]_{\text{变形补码}}$。要求：

1. 求出 [-y] 的值及其变形补码。
2. 进行变形补码加法运算（$[x]_{\text{变形补码}}$ + $[-y]_{\text{变形补码}}$），写出运算过程。
3. 根据双符号位判断是否溢出，并给出结论。
4. 若未溢出，写出结果的真值（十进制）。

5.

在计算机运算器中，先行进位（Carry-Lookahead）加法器通过引入进位生成函数和进位传递函数，使得各级进位信号能够并行产生，从而大幅缩短进位延迟。本题要求通过文字推导，完整写出先行进位加法器各级进位表达式。

约定条件：

1. 加法器位宽 $\mathbf{n = 4}$ **位**，输入为 $A = A_3A_2A_1A_0$、$B = B_3B_2B_1B_0$，最低位下标为 0，进位输入记为 C_0（保留符号，不赋具体值）。
2. 进位传递函数定义为 $\mathbf{P_i = A_i \oplus B_i}$（异或），进位生成函数定义为 $G_i = A_i \cdot B_i$（与）。**本题统一采用异或定义，不得混用 $\mathbf{P_i = A_i + B_i}$ 版本**。
3. 推导过程中，各级进位递推公式为：$C_{i+1} = G_i + P_i \cdot C_i$。

第 1 问（2 分）

写出进位生成函数 G_i 和进位传递函数 P_i 的一般定义（用 A_i、B_i 表示），并写出第 i 级进位信号 C_{i+1} 的递推公式。

第 2 问（3 分）

利用第 1 问的递推公式，**逐级展开**写出 C_1、C_2、C_3 的先行进位表达式（即将每级进位最终表示为仅含 G_j、P_j 和 C_0 的表达式，不出现中间进位变量 C_i）。

要求： - C_1：直接由递推公式写出。 - C_2：将 C_1 代入 $C_2 = G_1 + P_1 \cdot C_1$ 展开。 - C_3：将 C_2 的展开式代入 $C_3 = G_2 + P_2 \cdot C_2$ 展开。

每级展开必须写出代入步骤，不得直接给出最终结果。

第 3 问（1 分）

简要说明：与行波进位（串行进位）加法器相比，先行进位加法器在进位延迟方面的优势是什么？请从"进位信号产生的依赖关系"角度作答。

四、应用题（10分）

1.

某计算机的主存与 Cache 采用以下参数：

参数	值
主存容量 M	1 MB
Cache 容量 C	32 KB
主存块大小 B（Cache 行大小）	64 B
组相联路数 W	4 路

主存与 Cache 均按**字节编址**。请根据以上参数完成下列各问。

第 1 问（3 分）

若 Cache 采用**直接相联（直接映射）**方式，主存地址被划分为 **Tag（主存字块标记）、Cache 行号、块内偏移** 三个字段。

请写出： 1. 块内偏移字段位数，并说明计算依据。 2. Cache 行号字段位数，并说明计算依据。 3. Tag 字段位数，并说明计算依据。

第 2 问（4 分）

若 Cache 采用**4 路组相联**映射方式，主存地址被划分为 **Tag（主存字块标记）、组号、块内偏移** 三个字段。

请写出： 1. 块内偏移字段位数（若与第 1 问相同，请说明理由）。 2. 组号字段位数，并说明计算依据。 3. Tag 字段位数，并说明计算依据。

第 3 问（3 分）

比较第 1 问（直接相联）与第 2 问（组相联）的 Tag 位数差异： 1. 两种映射方式下 Tag 位数分别相差多少？ 2. 用一句话解释产生该差异的原因。

五、设计题（2×10=20分）

1.

某模型机采用微程序控制器，使用水平型微指令，微指令采用**字段直接编码**方式。已知该机共有 **22 个微命令**，经分析可归为 **5 个互斥类**（同类内的微命令互斥，不同类间的微命令可同时出现），各类包含的微命令如下：

互斥类	包含微命令	微命令数
第一类（数据通路控制）	PC→MAR、DR→IR、PC+1、AC→DR、Rtemp←ALU	5
第二类（ALU 运算控制）	ADD、SUB、AND、OR、NOT、XOR、SHL	7
第三类（存储器控制）	READ、WRITE、WAIT	3
第四类（寄存器读写控制）	R0←、R0→、R1←、R1→	4
第五类（状态标志控制）	SETC、CLRC、SETV	3

已知条件：- 采用**字段直接编码**，每个互斥类对应一个操作控制字段。- 控存中共存放 **256 条**微指令，采用**下址法**进行顺序控制，并设 **2 位**判别测试标志位（P 字段）。- 其中，"PC→MAR"与"READ"为一对相容微命令（需同时有效），"ADD"与"R0←"亦为一对相容微命令。

请回答以下问题：

第 1 问（5 分）

设计该水平型微指令的**操作控制字段**格式：列出每个互斥类对应的操作控制字段名称、所需的二进制位数，并写出每位数的计算依据。

第 2 问（3 分）

确定该微指令的**字长**（总位数），并计算**控存的最大容量**（以位为单位）。要求写出字长各组成部分的计算过程。

第 3 问（2 分）

简述字段直接编码方式中，每个字段为何需要**预留一个不操作码**（000 或全 0 码）。若某互斥类有 7 个微命令但仅用 3 位编码、不预留不操作码，会带来什么问题？

2.

某计算机 CPU 的地址总线宽度为 **20 位**，数据总线宽度为 **16 位**，**按字编址**（每个地址对应一个 16 位的存储单元）。现需要用 **64K×4 位的 DRAM 芯片** 构建与该 CPU 连接的完整主存储器。

该 DRAM 芯片采用**地址复用**方式，外部地址引脚数为芯片地址位数的一半，分为行地址与列地址两部分，两部分的位数相等。

该 DRAM 芯片要求在 **2 ms** 内完成所有行的刷新操作，采用**异步刷新**方式（即在 2 ms 内将所有行均匀刷新一遍）。

请回答以下问题：

问题 1（3 分）

构建该存储器需要多少片 64K×4 位的 DRAM 芯片？请分别写出位扩展所需的芯片数、字扩展所需的芯片组数，以及总芯片数，并简要说明计算依据。

问题 2（3 分）

该存储器的 CPU 地址线应如何划分？请写明哪些地址线用作片内地址（进一步分解为行地址和列地址），哪些地址线用作片选地址，并列出全部芯片组的地址范围（用十六进制表示）。

问题 3（2 分）

用文字描述片选逻辑的设计方案：说明如何使用片选地址线产生各芯片组的片选信号（可使用译码器），各译码器输出与芯片组的对应关系。

问题 4（2 分）

计算异步刷新方式下，刷新信号的周期（即两次刷新操作之间的时间间隔）为多少？请写出计算过程。