合肥师范学院·考点对应模式

一、单项选择题（15×2=30分）

1.

以下关于冯·诺依曼（von Neumann）计算机体系结构的描述，正确的是（　）。

A．以运算器为中心，指令和数据分别存放在各自的存储器中　B．以存储器为中心，指令和数据存放在同一个存储器中，按地址访问　C．存储程序的思想是指程序运行时由操作员逐条手动输入指令　D．冯·诺依曼结构的基本组成包括运算器、控制器、存储器和输入输出设备，但程序不能被修改

2.

将高级语言源程序翻译成机器可执行的目标程序，且翻译结果可直接运行的翻译程序称为（　）。

A. 汇编程序 B. 编译程序 C. 解释程序 D. 反汇编程序

3.

在 8 位字长（含 1 位符号位、7 位数值位）的原码表示中，十进制真值 **−75** 的原码表示为下列哪一项?

A. 11001011

B. 01001011

C. 10110101

D. 11000011

4.

若某计算机字长为 8 位（含 1 位符号位），则补码表示的带符号整数的数值范围是（　）。

A. -127 ～ +127 B. -128 ～ +127 C. -128 ～ +128 D. -127 ～ +128

5.

某计算机的**机器字长为 4 位**（含 1 位符号位，**数值位为 3 位**），定点整数补码表示范围为 $[-2^3, 2^3-1] = [-8, +7]$。运算时采用**双符号位（变形补码）**，将符号位扩展为 2 位，连同数值位共 5 位。已知两个补码操作数:

- A = +5（十进制）
- B = +4（十进制）

现用双符号位补码加法计算 **A + B**。

判定规则回顾（双符号位法）：运算结果的双符号位取值与含义如下——

双符号位	含义
00	结果为正，未溢出
01	正溢出
10	负溢出
11	结果为负，未溢出

请根据上述规则，判断 **A + B** 运算结果的双符号位状态及溢出情况，选择正确的一项。

A. 双符号位为 01，发生了正溢出

B. 双符号位为 10，发生了负溢出

C. 双符号位为 00，未发生溢出

D. 双符号位为 11，未发生溢出

6.

在 C 语言中，`short` 类型占 16 位，`unsigned short` 类型同样占 16 位。有以下代码：

```
short s = -100;
unsigned short u = (unsigned short)s;
printf("%u\n", u);
```

已知 `short` 采用补码表示，`unsigned short` 的取值范围为 0 ～ 65535。执行上述代码后，`printf` 输出的 `u` 的十进制值是多少？

A. 65436 B. −100 C. 100 D. 65336

7.

计算机存储系统采用层次化结构的主要目的是（ ）。

A. 扩大存储容量，提高存储器的集成度 B. 降低存储器的功耗，简化存储器设计 C. 在合理的成本下，使存储器的速度接近最快的存储器、容量接近最大的存储器 D. 统一所有存储层次的访问方式，简化 CPU 的访存逻辑

8.

某存储器芯片有 **16 根地址线**、**8 根数据线**，按字节编址。该芯片的最大存储容量为多少？

A. 64 KB B. 512 KB C. 512 B D. 32 B

9.

关于 DRAM 的刷新，以下说法正确的是（ ）。

A. DRAM 的刷新是由 CPU 控制完成的，每次读出数据后自动刷新 B. DRAM 刷新按行进行，刷新过程中不需要 CPU 参与控制 C. DRAM 只需要在上电时刷新一次即可长期保持数据 D. DRAM 刷新是按列逐位进行的，与行地址无关

10.

某计算机按字节编址，主存地址空间为 64 KB，指令采用单字长格式。机器中有一个变址寄存器 R_1 和一个程序计数器 PC，其中：

· 变址寄存器 R_1 = 0x8000

· 程序计数器 PC = 0x2004（当前正在执行的指令地址）

某条双操作数指令的第一操作数采用**变址寻址**，其形式地址字段 A = 0x003C。

请计算该操作数的有效地址 EA，从下列选项中选择正确的一个。

A. 0x803C B. 0x003C C. 0x2040 D. 0x7FC4

11.

在 CPU 中，用于存放当前正在执行的指令（或其一部分），以便后续译码和执行的寄存器是（ ）。

A. 程序计数器（PC） B. 指令寄存器（IR） C. 存储器地址寄存器（MAR） D. 程序状态字寄存器（PSW）

12.

CPU 从主存取出一条指令并执行完毕所需的时间称为（ ）。

A. 时钟周期 B. 机器周期 C. 指令周期 D. 微周期

13.

在总线判优（仲裁）控制中，链式查询方式的主要特点是（ ）。

A. 各设备公平获得总线使用权，响应时间与设备位置无关 B. 线路简单、易于扩充，但离总线控制器越远的设备优先级越低 C. 各设备拥有独立的总线请求线和总线许可线，响应速度最快且灵活 D. 由内部逻辑自动完成仲裁，无需任何控制信号线

14.

关于 DMA（直接存储器存取）方式，以下描述正确的是（ ）。

A. DMA 方式适用于低速字符设备的数据传输 B. DMA 方式下，数据传输完全不需要 CPU 的任何干预 C. DMA 方式通过 DMA 控制器控制主存与外设之间的数据交换，传输以数据块为单位，CPU 仅在传输开始和结束时介入 D. DMA 方式与中断方式相比，数据传输速率更低

15.

某计算机系统中，CPU 正在执行用户程序。当键盘输入设备通过中断请求线向 CPU 发出可屏蔽中断请求时，CPU 在当前指令执行完毕后响应该中断，进入中断响应阶段。

在上述中断响应过程中，CPU 需要保存被中断程序的断点（即程序计数器 PC 的当前值，也称返回地址），以便中断返回后能正确恢复执行。关于**保存断点（PC）这一操作由谁、在哪个阶段完成**，下列说法中正确的是：

A. 由中断隐指令（硬件自动）在中断响应阶段完成保存断点

B. 由中断服务程序（软件）在执行阶段完成保存断点

C. 由用户程序在检测到中断请求后自行保存断点

D. 由 CPU 执行一条类似于函数调用（CALL）的指令来保存断点

二、填空题（10分）

1.

CPU 主要由 **_** 和 **_** 两大部件组成。

2.

SRAM 利用 **_ 存储二进制信息，因此不需要刷新；DRAM 利用 _** 存储二进制信息，因此需要定期刷新。

3.

在 IEEE 754 标准的短浮点数（单精度，32 位）格式中，各部分位数为：符号位 **_ 位、阶码 _** 位、尾数 ____ 位。

4.

某计算机采用 16 位定长指令格式，采用扩展操作码技术。地址码长度为 **4 位**。已知：

- 该机设有 **3 条二地址指令**；
- 设有 **8 条一地址指令**；
- 其余编码空间全部用于零地址指令。

请计算：**零地址指令最多有多少条？**（填写一个正整数）

5.

控制器根据实现方式可分为 **_ 控制器和 _** 控制器两种类型。

三、简答题（5×6=30分）

1.

某计算机的指令系统包含 4 种指令类型，各类指令的 CPI 及其在某测试程序中的使用占比如下表所示：

指令类型	CPI	使用占比
A 类指令	1	35%
B 类指令	3	30%
C 类指令	6	25%
D 类指令	10	10%

该测试程序共包含 100000 条指令，CPU 的主频为 2.5 GHz。

请回答以下问题：

第1问（3分）： 计算该程序运行时的平均 CPI。

第2问（3分）： 计算该程序在该 CPU 上的执行时间（结果以 μs 为单位，保留两位小数）。

2.

某计算机采用16位地址空间（地址范围 0x0000～0xFFFF），按字编址，机器字长16位。指令中形式地址 **A** 以十六进制给出。系统中有以下寄存器和内存状态：

名称	值（十六进制）	说明
形式地址 A	0x3C	指令字段中给出的形式地址
基址寄存器 R_0	0x28	基址寻址使用
变址寄存器 R_1	0x50	变址寻址使用
通用寄存器 R_2	0x5A	寄存器间接寻址使用
程序计数器 PC	0x12	取本条指令后 PC 的值（已指向下一条指令）

内存单元内容如下：

内存地址	该单元内容（十六进制）
0x3C	0x7E

> **寻址约定：** - **直接寻址**：EA = A - **间接寻址**：EA = 内存地址 A 处所存储的内容，即 EA = (A) - **寄存器间接寻址**：EA = 指定寄存器的内容，即 EA = (R_2) - **基址寻址**：EA = (R_0) + A - **变址寻址**：EA = (R_1) + A - **相对寻址**：EA = (PC) + A，其中 PC 为取本条指令后已更新的值

第1问（2分）

分别计算以下两种寻址方式的有效地址 EA（用十六进制表示）：

（1）直接寻址 （2）间接寻址

第2问（2分）

分别计算以下两种寻址方式的有效地址 EA（用十六进制表示）：

（1）寄存器间接寻址（使用 R_2） （2）基址寻址（使用 R_0，形式地址 A）

第3问（2分）

分别计算以下两种寻址方式的有效地址 EA（用十六进制表示）：

（1）变址寻址（使用 R_1，形式地址 A） （2）相对寻址（使用 PC，形式地址 A）

3.

在先行进位加法器（Carry-Lookahead Adder, CLA）中，四位加法器的进位递推关系定义为：

$C_i = G_i + P_i \cdot C_{i-1} \quad (i = 1, 2, 3, 4)$

其中 C_0 为外部输入的最低位进位，A_i、B_i 为第 i 位的两个操作数位。

约定（全题统一）：

- 进位生成函数：$G_i = A_i \cdot B_i$
- 进位传递函数：$P_i = A_i \oplus B_i$（异或）
- 以上定义在全题三个子问中保持一致，不得中途更改。

请回答以下问题：

(1) 定义推导（2分）

写出 G_i 和 P_i 的定义式，并分别解释 G_i（进位生成）和 P_i（进位传递）的物理含义：即 $G_i = 1$ 和 $P_i = 1$ 各表示什么情况。

(2) 多步推导（2分）

利用进位递推关系 $C_i = G_i + P_i \cdot C_{i-1}$，将 C_1 和 C_2 逐步代入展开，**使结果仅以 C_0 和各组 G_i、P_i 表示**（展开后不得保留 C_1 等中间进位变量）。

(3) 多步推导 + 原理阐释（2分）

继续展开 C_4，使其**仅以 C_0 和 $G_1 \sim G_4$、$P_1 \sim P_4$ 表示**（不得保留任何中间进位变量 C_1、C_2、C_3）。

然后说明：为什么先行进位能够消除行波进位（ripple-carry）的逐级延迟？请从"所有进位输出是否依赖前一级进位的逐级传递"这一角度解释。

4.

某计算机系统采用同步并行总线进行数据传输，总线参数如下：

参数	值
总线数据宽度 W	64 bit

参数	值
总线时钟频率 f	250 MHz
每完成一次数据传输所需的时钟周期数 n	3

要求：根据以上参数，计算该总线的理论数据传输带宽（单位：MB/s），写出计算过程。

5.

设机器字长为 8 位（n = 8），采用补码表示定点整数，可表示的数值范围为 −128 ~ +127。

已知两个定点整数的补码表示如下（均为十六进制）：

- **[A]补 = 0x9C**
- **[B]补 = 0xD8**

请完成以下各问（要求写出关键运算过程）：

第(1)题（3分）

计算 **[A + B]补**，并判断该加法运算是否发生溢出。

- 结果（2分）：写出 [A + B]补 的十六进制值。
- 溢出判断（1分）：用**双符号位法（变形补码法）**或**进位判别法**说明是否溢出，给出结论。

第(2)题（3分）

计算 **[A − B]补**，并判断该减法运算是否发生溢出。

- 结果（2分）：写出 [−B]补 的十六进制值及 [A − B]补 的十六进制值。
- 溢出判断（1分）：用**双符号位法（变形补码法）**或**进位判别法**说明是否溢出，给出结论。

四、应用题（10分）

1.

某计算机的主存地址空间为 **16 MB**（即 2^{24} B），按字节编址。Cache 容量为 **4 KB**（即 2^{12} B），采用**数据块（行）大小为 32 B**（即 2^5 B）的固定块划分。Cache 最初为空。

请回答以下问题:

问题 1（4分）

若 Cache 采用**直接映射**方式，请:

1. 计算主存地址各字段（Tag 标记、Cache 行号、块内偏移）的位数，并说明计算过程。
2. 用**表格**列出主存地址的划分情况（表格应包含：各字段名称、位数、地址位范围）。

问题 2（4分）

若 Cache 采用 **4 路组相联映射**方式，请：

1. 计算主存地址各字段（Tag 标记、组号、块内偏移）的位数，并说明计算过程。
2. 用**表格**列出主存地址的划分情况（表格应包含：各字段名称、位数、地址位范围）。

问题 3（2分）

已知某主存块的起始地址为 **0x123450**，请用文字分别描述该块在**直接映射**和**4 路组相联映射**方式下，如何在 Cache 中定位（即说明映射到哪一行/哪一组，以及 Tag 标记值是什么）。

五、设计题（2×10=20分）

1.

某微程序控制器中，共有 18 个微命令，按照互斥关系分为 5 组（即 5 个互斥类）。各组包含的微命令数如下表所示：

互斥类编号	功能类别	微命令数
第 1 组	取指控制	4
第 2 组	访存控制	3
第 3 组	运算控制	4
第 4 组	寄存器控制	2
第 5 组	总线控制	5

该微程序控制器采用**字段直接编码法**（分段直接编码），即每个互斥类对应一个字段，每个字段采用最短编码方式表示该组的所有微命令。编码时需预留"不发命令"状态（即全 0 状态不对应任何有效微命令）。

已知该控制器的控制存储器中需存放 **512 条**微指令。微指令采用水平型格式，由三个部分组成：**操作控制字段**、**判别测试字段**和**下址字段**。其中判别测试字段为 **2 位**。

请回答以下问题：

第 1 问（4 分）

设计该微指令的**操作控制字段**格式（各字段的位数），并计算操作控制字段的总位数。

要求：列出每个互斥类分配的位数及计算过程。

第 2 问（3 分）

计算该微指令的**字长**（即完整微指令的二进制位数）。

要求：说明各组成部分的位数取值依据。

第 3 问（3 分）

计算该控制存储器的**最大容量**（分别以"位"和"字节"为单位给出结果）。

2.

某计算机的 CPU 具有 **16 位地址总线（A_0~A_{15}）** 和 **8 位数据总线（D_0~D_7）**，按字节编址。现需为主存配置一块连续存储区，目标容量为 **32KB**（即 32K×8 位）。

可用的存储芯片规格为：**4K×4 位** 的 SRAM 芯片。

请基于以上参数，完成以下各问（均要求文字推导，**不需要画出连接框图**）：

第(1)题（3分）

判断本题需要采用哪种扩展方式（位扩展、字扩展还是字位同时扩展），并说明理由。然后计算：

- 每组需要多少片芯片（位扩展方向）？
- 需要多少组（字扩展方向）？
- 总共需要多少片芯片？

第(2)题（3分）

推导地址线的分配方案：

- 片内地址线需要多少根？对应哪些地址线（写出标号范围）？
- 片选地址线需要多少根？对应哪些地址线（写出标号范围）？
- 是否有剩余未使用的地址线？如果有，指出其标号。

然后列出每组芯片对应的**地址范围表**（以十六进制表示，每组占一行，标明组号与起始/结束地址）。

第(3)题（4分）

假设系统中使用一个 **3-8 译码器**实现片选逻辑，译码器的 3 个地址输入端依次连接到片选地址线的最低 3 位（A_{12}、A_{13}、A_{14}），译码器输出 $\overline{Y_0}$~$\overline{Y_7}$ 分别连接到第 0~7 组芯片的片选端 $\overline{CS}$。

请写出：

1. 每组芯片的片选信号逻辑表达式（用地址线变量表示，例如 "$\overline{CS_0} = \overline{Y_0}$，当 $A_{14}A_{13}A_{12} = 000$ 时有效"）。列出全部 8 组的表达式。
2. 如果还有未使用的地址线，说明它在片选逻辑中应如何处理（是否需要参与译码？为什么？）。
3. 用文字描述该存储器与 CPU 的连接方案（地址线如何连接、数据线如何连接、片选信号如何连接），不画框图。