				Lab01: Sumador de	1 bit	
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregrable 1: Descripción del HDL con bloques primitives.	Entregable 2: Descripción del HDL con descripción de suma.	Entregable 3: Simulación de los HDL	Comentarios
	Santiago Marín Becerra	https://github.com/unal-edigital1- lab/lab01-2024-1-Smarinbe	SI	SI	SI	
1	Miguel Fabian Duarte Diaz	https://github.com/unal-edigital1- lab/lab01-2024-1-Fasbi2721	SI	NO	NO	En el README no hay descripción del entregable 2 ni soporte de simulaciones de ningún HDL.
	Juan David Palacios Chávez	https://github.com/unal-edigital1- lab/lab01-2024-1- JuanDavidPalaciosCh	SI	SI	SI	
	María Alejandra Pérez Petro	https://github.com/unal-edigital1- lab/lab01-2024-1- maperezp/commits/master	NO	NO	NO	0 commits
	Niccolás Dhavid Parra Canastero	https://github.com/unal-edigital1- lab/lab01-2024-1- niccolasparra/commits/master	NO	NO	NO	0 commits
2	Miller Javier Arias Quintero	https://github.com/unal-edigital1- lab/lab01-2024-1-Miller1999	SI	SI	NO	En el README no hay soporte de simulaciones.
	Mateo Ramos Cujer	https://github.com/unal-edigital1- lab/lab01-2024-1-MateoKGR	NO	NO	NO	
	Andrés Santiago Cañón Porras	https://github.com/unal-edigital1- lab/lab01-2024-1-SirSantiago23	SI	SI	SI	Es importante profundizar en el funcionamiento de elementos de HDL como los wire, reg y el bloque always.
3	Cristian Fabián Martínez Bohorquez	https://github.com/unal-edigital1- lab/lab01-2024-1-cmartinezbo	SI	SI	SI	
	Mateo Bustos Aguilar	https://github.com/unal-edigital1- lab/lab01-2024-1-rekrt3? tab=readme-ov-file	SI	SI	SI	Decir que "se obtienen los mismos resultados en ambas simulaciones" no es prueba de que ambos códigos funcionan correctamente, es importante comparar la simulación con la teoría, es decir, la tabla de verdad

				Lab01: Sumador de	1 bit	
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregrable 1: Descripción del HDL con bloques primitives.	Entregable 2: Descripción del HDL con descripción de suma.	Entregable 3: Simulación de los HDL	Comentarios
	Oscar Jhondairo Siabato Leon	https://github.com/unal-edigital1- lab/lab01-2024-1- Oscarsiabato18	SI	SI	SI	1. El lab01 era individual pero los readme de ambos repositorios resaltados en rojo son exactamente iguales, la única diferencia es que uno importó bien las imágnenes en el markdown y el otro no.  2. Es importante empezar a familiarizarse con la sintaxis de un markdown para mejorar la escritura
4	Juan Manuel Beltrán Botello	https://github.com/unal-edigital1- lab/lab01-2024-1- JuanBeltran2024?tab=readme- ov-file	SI	SI	Incompleto	del readme. 3.0JO: Los "wire" son un tipo de datos que se utilizan para conectar componentes en un diseño HDL. Es importante tener en cuenta que los "wire" no almacenan datos en el sentido convencional como lo hacen las variables en lenguajes de programación de alto nivel.
	Julián Camilo Casallas	https://github.com/unal-edigital1- lab/lab01-2024-1- jcasallasv/commits/master	NO	NO	NO	0 commits
	William Mauricio Meza Patiño	https://github.com/unal-edigital1- lab/lab01-2024-1-WMMEZA	NO	NO	NO	
	Jorge Santaigo Camargo Guerrero	https://github.com/unal-edigital1- lab/lab01-2024-1-Jocamargog	SI	SI	SI	
5	Sebastian Jaramillo Verdugo	https://github.com/unal-edigital1- lab/lab01-2024-1-Jaramillov	SI	SI	Incompleto	Decir que "se obtienen los mismos resultados en ambas simulaciones" no es prueba de que ambos códigos funcionan correctamente, es importante comparar la simulación con la teoría, es decir, la tabla de verdad
	Juan Alejandro Gualteros Fonseca	https://github.com/unal-edigital1- lab/lab01-2024-1-walter-agf	SI	SI	SI	

				Lab01: Sumador de	1 bit	
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregrable 1: Descripción del HDL con bloques primitives.	Entregable 2: Descripción del HDL con descripción de suma.	Entregable 3: Simulación de los HDL	Comentarios
(	Jaime Andres Martin Moreno	https://github.com/unal-edigital1- lab/lab01-2024-1- jaimeandresmartin	SI	SI	NO	1. La imagen de simulación no es clara y tampoco hay una descripción que demuestre que se entiende la simulación. 2. Se recomienda respetar la estructura del README, ya que no se encuentra nombre del propietario.
6	Duvan Felipe Pacheco Rodriguez	https://github.com/unal-edigital1- lab/lab01-2024-1-dupachecor	SI	SI	SI	Entrega adicional: Agregó video de la implementación.
	Jairo David Diaz Luna		NO	NO	NO	No hay repositorio
	Gabriel Felipe Ostos Iguavita	https://github.com/unal-edigital1- lab/lab01-2024-1-GabrielO88	SI	SI	SI	
7	Cristian Camilo Barbosa Suarez	https://github.com/unal-edigital1- lab/lab01-2024-1-CristianB123	SI	SI	NO	La entrega del Lab01 es individual, no deberían estar en el README los nombres de todos los integrantes.     No hay soportes ni análisis de las simulaciones
	Jose Gabriel Peña Solorzano	https://github.com/unal-edigital1- lab/lab01-2024-1-jgps333	SI	SI	SI	

		Lab01: Sumador de 1 bit							
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregrable 1: Descripción del HDL con bloques primitives.	Entregable 2: Descripción del HDL con descripción de suma.	Entregable 3: Simulación de los HDL	Comentarios			
	Isabella Mendoza Cáceres	https://github.com/unal-edigital1- lab/lab01-2024-1-isamendo17	SI	SI	SI	OJO: Los "wire" son un tipo de datos que se utilizan para conectar componentes en un diseño HDL. Es importante tener en cuenta que los "wire" no almacenan datos en el sentido convencional como lo hacen las variables en lenguajes de programación de alto nivel.			
	Juan Jose Díaz Guerrero	https://github.com/unal-edigital1- lab/lab01-2024-1-Judiazgu	SI	SI	SI	1. OJO: El (*) en el bloque always no es un registro, su función es indicar que el bloque se ejecutará cuando haya un cambio en cualquiera de las señales dentro de la lista de sensibilidad.  2. Se recomienda guardar las imágenes dentro de una carpeta			
8	Juan Jose Delgado Estrada	https://github.com/unal-edigital1- lab/lab01-2024-1-Juan- delgado1?tab=readme-ov-file	SI	SI	SI	1. OJO: Los "wire" son un tipo de datos que se utilizan para conectar componentes en un diseño HDL. Es importante tener en cuenta que los "wire" no almacenan datos en el sentido convencional como lo hacen las variables en lenguajes de programación de alto nivel.  2. Revisar la descripción del RTL del sumador primitive, ya que se habla de cables coutt y St que no hacen parte del HDL.			
	Juan Angel Vargas Rodriguez	https://github.com/unal-edigital1- lab/lab01-2024-1-Juvargasro	SI	SI	SI	Decir que "se obtienen los mismos resultados en ambas simulaciones" no es prueba de que ambos códigos funcionan correctamente, es importante comparar la simulación con la teoría, es decir, la tabla de verdad.			

				Lab01: Sumador de	1 bit	Lab01: Sumador de 1 bit						
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregrable 1: Descripción del HDL con bloques primitives.	Entregable 2: Descripción del HDL con descripción de suma.	Entregable 3: Simulación de los HDL	Comentarios						
	Daniel Esteban Hostos Contreras	https://github.com/unal-edigital1- lab/lab01-2024-1-DHosttos	Incompleto	Incompleto	SI	Es necesario realizar una descripción más profunda del funcionamiento y las diferencias de cada HDL.						
9	Jonathan Andrés Jiménez Trujillo	https://github.com/unal-edigital1- lab/lab01-2024-1-jojimenezt	NO	NO	NO							
	Julian David Monsalve Sanchez	https://github.com/unal-edigital1- lab/lab01-2024-1-Julianms11	NO	NO	NO							
	Juan Sebastian Conejo Piraquive	https://github.com/unal-edigital1- lab/lab01-2024-1- sebastianconejo19	SI	SI	SI	Entrega adicional: Agregó video de la implementación.						
	Jose Santiago Cubillos Villamil	https://github.com/unal-edigital1- lab/lab01-2024-1- jcubillosv/commits/master	NO	NO	NO	0 commits						
10	Roger Alfredo Bejarano Martin	https://github.com/unal-edigital1- lab/lab01-2024-1-rbejarano123	Incompleto	SI	SI	Se puede realizar una descripción más profunda de los HDL.     Entrega adicional: Agregó video de la implementación.						
	Diego Armando Ruiz Landero	https://github.com/unal-edigital1- lab/lab01-2024-1- Druizla/commits/master	NO	NO	NO	0 commits						

Lab01: Sumador de 1 bit						
ntarios						
se evidencian ceptuales: scripción de suma ina señal de reloj. omo AND, XOR y nguaje Verilog y en el estándar, no s que ofrece el						
el README está entrega 1 y no hay entrega 2 ni ción						
ofundizar en el elementos de HDL y el bloque always. to hablar de						
e simulación pero ada de ninguna pción.						
a						

				Lab01: Sumador de	1 bit	
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregrable 1: Descripción del HDL con bloques primitives.	Entregable 2: Descripción del HDL con descripción de suma.	Entregable 3: Simulación de los HDL	Comentarios
	Elton Nicolas Sanabria Osorio	https://github.com/unal-edigital1- lab/lab01-2024-1- EltonNicolasSanabria	SI	SI	SI	
	Gustavo Adolfo Ropero Bastidas	https://github.com/unal-edigital1- lab/lab01-2024-1-garoperob	SI	SI	Incompleto	Se recomienda profundizar en las simulaciones.
21	Daniel Mauricio Pamplona Chaparro	https://github.com/unal-edigital1- lab/lab01-2024-1- DanielPamplona- UNAL/commits/master	NO	NO	NO	0 commits
	Cristian Camilo Lopez Bernal	https://github.com/unal-edigital1- lab/lab01-2024-1-cclb11	SI	SI	Incompleto	1. La imagen de simulación no es claro, no es posible distingir los nombres de las señales. 2. Se recomienda respetar la estructura del README, ya que no se encuentra nombre del propietario.
	Alejandro Diaz Benavidez	https://github.com/unal-edigital1- lab/lab01-2024-1-Daaayz	SI	SI	SI	
	Johan Hernan Lopez Alonso	https://github.com/unal-edigital1- lab/lab01-2024-1-Bartlessby	SI	SI	SI	
	Daniel Santiago Navarro Gil		NO	NO	NO	
22	Yeison Dario Rojas Mora	https://github.com/unal-edigital1- lab/lab01-2024-1-Yeison-Rojas	SI	SI	NO	1. Es importante profundizar en el funcionamiento de elementos de HDL como los wire, reg y el bloque always. 2. Es importante empezar a familiarizarse con la sintaxis de un markdown para mejorar la escritura del README. 3. No hay imágenes que demuestren que efectivamente se logró llevar a cabo la simulación y comparación con la tabla de verdad para corroborar.

				Lab01: Sumador de	1 bit	
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregrable 1: Descripción del HDL con bloques primitives.	Entregable 2: Descripción del HDL con descripción de suma.	Entregable 3: Simulación de los HDL	Comentarios
	David sebastian valderrama Samboni	https://github.com/unal-edigital1- lab/lab01-2024-1- davidvalderrama666	NO	NO	NO	Hay commits con archivo de Quartus/Questa pero no hay descripción del código ni comentarios ni fotos de la simulación. El README no se entiende.
23	Jhon Michael Valencia Rentería	https://github.com/unal-edigital1- lab/lab01-2024-1-Jhvalenciar15	SI	SI	SI	Se recomienda familiarizarse con la sintaxis de un markdown para mejorar la escritura del README
	Kevin Adrian Guerra Cifuentes	https://github.com/unal-edigital1- lab/lab01-2024-1-kevinguerra54	SI	SI	SI	OJO: El lenguaje de descripción de (HDL) hardware que estamos usando es Verilog no VHDL.
	Daniel Fernando Chacon Quintero		NO	NO	NO	
	Leidy Pinto Ramos	https://github.com/unal-edigital1- lab/lab01-2024-1-Dcoror	Incompleto	NO	NO	Hay commits con archivos de Quartus/Questa pero no hay descripción del código ni comentarios ni fotos de la simulación.
24	Camilo Prieto Gomez	https://github.com/unal-edigital1- lab/lab01-2024-1-caprietog26	SI	SI	SI	1. Decir que "se obtienen los mismos resultados en ambas simulaciones" no es prueba de que ambos códigos funcionan correctamente, es importante comparar la simulación con la teoría, es decir, la tabla de verdad.  2. Se recomienda respetar la estructura del README, ya que no se encuentra nombre del propietario.  3. Se recomienda familiarizarse con la sintaxis de un markdown para mejorar la escritura del README.
	Tait Mozuca Tamayo	https://github.com/unal-edigital1- lab/lab01-2024-1-TaitMozuca	Incompleto	Incompleto	Incompleto	Se recomienda profundizar en las descripciones y en los análisis.
	Aleksander Ivánovich Boetsév	https://github.com/unal-edigital1- lab/lab01-2024-1-Nefestum	SI	SI	SI	Se recomienda profundizar en la descripción de cada HDL.

				Lab01: Sumador de	1 bit	
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregrable 1: Descripción del HDL con bloques primitives.	Entregable 2: Descripción del HDL con descripción de suma.	Entregable 3: Simulación de los HDL	Comentarios
	Alejandro Pachon Romero	https://github.com/unal-edigital1- lab/lab01-2024-1-alpachonr	SI	SI	SI	Descripción teórica y de implementación bastante completa y detallada.
25	Hernan Felipe Bernal Arevalo	https://github.com/unal-edigital1- lab/lab01-2024-1-hbernal99	SI	SI	Incompleto	Se recomienda profundizar en las simulaciones.
25	Sebastian Otalora	https://github.com/unal-edigital1- lab/lab01-2024-1-jsotaloraq	NO	NO	Incompleto	No hay descripción, solo una foto de una simulación en el README
	Natalia Alvarez Gallo	https://github.com/unal-edigital1- lab/lab01-2024-1- NataliaAlvarezGallo	NO	NO	NO	
	David Camilo Valbuena Molano	https://github.com/unal-edigital1- lab/lab01-2024-1- DavidCValbuena	NO	NO	NO	
26	Juan Manuel Barrero Mendoza	https://github.com/unal-edigital1- lab/lab01-2024-1- Jbarrerom1192	NO	NO	NO	
	Brayan Daniel Saidiza Amaya	https://github.com/unal-edigital1- lab/lab01-2024-1- SAIDIZA/commits/master	NO	NO	NO	0 commits

				Lab02: Suma	dor de 4 bits	
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregable 1: Descripción del HDL	Entregable 2: Simulación del HDL	Entregable 3: Video de implementación	Comentarios
	Santiago Marín Becerra					
1	Miguel Fabian Duarte Diaz	https://github. com/unal-edigital1-	SI	SI	SI	
•	Juan David Palacios Chávez	lab/lab02-2024-1- grupo01-2024-1	G.	G.		
	María Alejandra Pérez Petro					
	Niccolás Dhavid Parra Canastero	https://github.				
2	Miller Javier Arias Quintero	com/unal-edigital1- lab/lab02-2024-1-	NO	NO	NO	
	Mateo Ramos Cujer	grupo02-2024-1				
	Andrés Santiago Cañón Porras	https://github. com/unal-edigital1- lab/lab02-2024-1- grupo03-2024-1	SI	SI	NO	Para la entrega 3 se pidió un video no imágenes.
3	Cristian Fabián Martínez Bohorquez					
	Mateo Bustos Aguilar					
	Oscar Jhondairo Siabato Leon  Juan Manuel Beltrán Botello	https://github. com/unal-edigital1- lab/lab02-2024-1- grupo04-2024-1	SI	SI	SI	Mejorar la redacción de la     descripción del sumador de 1 bit ya     que no es posible entender la idea
4	Julián Camilo Casallas					que se quiere transmitir. Se recomienda familiarizarse con la sintaxis de un markdown. 2. Se recomienda organizar las imágenes en una carpeta.
	William Mauricio Meza Patiño					imagenes en una carpeta.
	Jorge Santaigo Camargo Guerrero	https://github.				
5	Sebastian Jaramillo Verdugo	com/unal-edigital1- lab/lab02-2024-1-	SI	NO	SI	En el README no hay soporte de simulación.
	Juan Alejandro Gualteros Fonseca	grupo05-2024-1				
	Jaime Andres Martin Moreno	https://github. com/unal-edigital1- lab/lab02-2024-1-				
6	Duvan Felipe Pacheco Rodriguez		SI	SI	SI	
	Jairo David Diaz Luna	grupo08-2024-1				

			Lab02: Sumador de 4 bits					
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregable 1: Descripción del HDL	Entregable 2: Simulación del HDL	Entregable 3: Video de implementación	Comentarios		
	Gabriel Felipe Ostos Iguavita					El simulador puede mostrar las entradas		
7	Cristian Camilo Barbosa Suarez	https://github. com/unal-edigital1- lab/lab02-2024-1-	SI	SI	SI	y salidas en varios sistemas de numeración como hexadecimal y binario, por lo tanto no es preciso decir		
	Jose Gabriel Peña Solorzano	grupo07-2024-1				que la representación hexadecimal es la única que puede realizar el simulador.		
	Isabella Mendoza Cáceres	https://github.						
8	Juan Jose Díaz Guerrero	com/unal-edigital1- lab/lab02-2024-1-	SI	SI	SI			
O	Juan Jose Delgado Estrada	grupo08-2024-1? tab=readme-ov-file	31	31	Oi.			
	Juan Angel Vargas Rodriguez							
	Daniel Esteban Hostos Contreras	https://github.	_ NO	NO	NO			
9	Jonathan Andrés Jiménez Trujillo	com/unal-edigital1- lab/lab02-2024-1-						
	Julian David Monsalve Sanchez	grupo09-2024-1						
	Juan Sebastian Conejo Piraquive					Se recomienda profundizar en las descripciones del HDL.		
10	Jose Santiago Cubillos Villamil	https://github. com/unal-edigital1-				2. Si la FPGA tiene lógica negada, se recomienda modificar el HDL para obtener los resultados esperados. Eso demuestra que se estan		
10	Roger Alfredo Bejarano Martin	lab/lab02-2024-1- grupo10-2024-1	Incompleto	SI	SI	familiarizando con éste.  3. Se recomienda mejorar la visualización de la simulación, para		
	Diego Armando Ruiz Landero					poder evidenciar el correcto funcionamiento.		
	Stewart Andres Antolinez Zapata					1. Se recomienda familiarizarse con		
11	Natalia Andrea Dueñas Salamanca	https://github. com/unal-edigital1-	SI	SI	SI	la sintaxis de un markdown para mejorar la escritura del README.		
	Juan Diego Saenz Ardila	lab/lab02-2024-1- grupo11-2024-1	SI			2. OJO: Un testbench no tiene entradas o salidas.		
	Jhon Alejandro Cuaspud Porras							

				Lab02: Suma	dor de 4 bits	
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregable 1: Descripción del HDL	Entregable 2: Simulación del HDL	Entregable 3: Video de implementación	Comentarios
	David Santiago Cuellar Lopez	https://github.				
20	Angela Sofia Ortiz Oliveros	com/unal-edigital1- lab/lab02-2024-1-	SI	NO	SI	En el README no hay soporte de simulación.
	Juan David González Muñoz	grupo20-2024-1				Simulación.
	Linda Marcela Orduy Polonia					
	Elton Nicolas Sanabria Osorio	https://github				
21	Gustavo Adolfo Ropero Bastidas	https://github. com/unal-edigital1-	SI	SI	NO	Para la entrega 3 se pidió un video no
	Daniel Mauricio Pamplona Chaparro	lab/lab02-2024-1- grupo21-2024-1				imágenes.
	Cristian Camilo Lopez Bernal					
	Alejandro Diaz Benavidez	https://github. com/unal-edigital1-	SI			
22	Johan Hernan Lopez Alonso			SI	NO	No es necesario copiar todo el transcript en el README.
	Daniel Santiago Navarro Gil	<u>lab/lab02-2024-1-</u> grupo22-2024-1				2. No hay soporte de entrega 3.
	Yeison Dario Rojas Mora					
	David sebastian valderrama Samboni					
23	Jhon Michael Valencia Rentería	https://github. com/unal-edigital1-	SI	SI	NO	Para la entrega 3 se pidió un video no
20	Kevin Adrian Guerra Cifuentes	lab/lab02-2024-1- grupo23-2024-1	S.	S.		imágenes.
	Daniel Fernando Chacon Quintero					
	Leidy Pinto Ramos					OJO: Los "wire" son un tipo de datos que se utilizan para conectar
24	Camilo Prieto Gomez	https://github. com/unal-edigital1-	SI	SI	SI	componentes en un diseño HDL. Es importante tener en cuenta que los
24	Tait Mozuca Tamayo	lab/lab02-2024-1- grupo24-2024-1	31		SI	"wire" no almacenan datos en el sentido convencional como lo hacen las
	Aleksander Ivánovich Boetsév					variables en lenguajes de programación de alto nivel.

		Lab02: Sumador de 4 bits								
Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Repositorio	Entregable 1: Descripción del HDL	Entregable 2: Simulación del HDL	Entregable 3: Video de implementación	Comentarios				
	Alejandro Pachon Romero									
25	Hernan Felipe Bernal Arevalo	https://github. com/unal-edigital1- lab/lab02-2024-1- grupo25-2024-1	SI	SI	NO	Para la entrega 3 se pidió un video no imágenes.				
25	Sebastian Otalora			S.						
	Natalia Alvarez Gallo									
	David Camilo Valbuena Molano	https://github.								
26	Juan Manuel Barrero Mendoza	com/unal-edigital1- lab/lab02-2024-1-	NO	NO	NO					
	Brayan Daniel Saidiza Amaya	grupo26-2024-1								

	APELLIDOS Y NOMBRES COMPLETOS	Lab03: BCD - 7 Segmentos									
Grupo de			1 Display			Entregable 2: 4 displays			Entregable 3: Hexa a decimal		
trabajo		Repositorio	Descripción	Simulación	Implementa ción	Descripción	Simulación	Implementa ción	Descripción	Implementa ción	Comentarios
	Santiago Marín Becerra	https://github. com/unal-edigital1- lab/lab03-2024-1- grupo01-2024-1	SI	SI	NO				NO		
1	Miguel Fabian Duarte Diaz					SI	SI	NO		NO	
'	Juan David Palacios Chávez									NO	
	María Alejandra Pérez Petro										
	Niccolás Dhavid Parra Canastero	https://github.	NO	NO		NO			NO		
2	Miller Javier Arias Quintero	com/unal-edigital1- lab/lab03-2024-1-			NO		NO	NO		NO	
	Mateo Ramos Cujer	grupo02-2024-1									
	Andrés Santiago Cañón Porras	https://github.				NO			NO		
3	Cristian Fabián Martínez Bohorquez	com/unal-edigital1- lab/lab03-2024-1- grupo03-2024-1	SI	SI	SI		NO	NO		NO	
	Mateo Bustos Aguilar										
	Oscar Jhondairo Siabato Leon	https://github. com/unal-edigital1- lab/lab03-2024-1- grupo04-2024-1	SI	SI	NO	SI	SI	SI	NO	NO	Se recomienda familiarizarse con la sintaxis de un markdown para
4	Juan Manuel Beltrán Botello										mejorar la escritura del README.  2. Se recomienda revisar cómo subir apropiadamente un video a un markdown para no tener problemas con drive, ya que el video de la entrega 1 requiere permisos para
	Julián Camilo Casallas										
	William Mauricio Meza Patiño										su visualización.
	Jorge Santaigo Camargo Guerrero	https://github. com/unal-edigital1- lab/lab03-2024-1-	SI	SI	NO	NO	NO	NO	NO	NO	
5	Sebastian Jaramillo Verdugo										
	Juan Alejandro Gualteros Fonseca	grupo05-2024-1									
	Jaime Andres Martin Moreno	https://github. com/unal-edigital1-		NO SI	NO	NO NO	NO NO	NO NO	NO NO	NO NO	
6	Duvan Felipe Pacheco Rodriguez	confurial-edulial lab/lab03-2024-1- grupo06-2024-1 https://github. com/unal-edigital1- lab/lab03-2024-1 grupo07-2024-1	NO SI								
	Jairo David Diaz Luna										
7	Gabriel Felipe Ostos Iguavita  Cristian Camilo Barbosa Suarez				SI						
,	Jose Gabriel Peña Solorzano										
8	Isabella Mendoza Cáceres	https://github. com/unal-edigital1- lab/lab03-2024-1- grupo08-2024-1	SI	SI	SI		SI	SI	NO	Incompleto	Se evidencia un archivo .v con el HDL del entregable 3, pero no hay
	Juan Jose Díaz Guerrero										documentación del mismo en el README ni soportes de implementación.  2. Es importante corroborar si el código que se está escribiendo en el README no tiene errores de
	Juan Jose Delgado Estrada					SI					
	Juan Angel Vargas Rodriguez										implementación o requiere de modificaciones.

		Lab03: BCD - 7 Segmentos									
Grupo de	APELLIDOS Y NOMBRES COMPLETOS					Entregable 2:			Entregable 3: Hexa a decimal		
trabajo		Repositorio	Descripción	1 Display Simulación	Implementa ción	Descripción	4 displays Simulación	Implementa ción	Descripción	Implementa ción	Comentarios
	Daniel Esteban Hostos Contreras	https://github.									
9	9 Jonathan Andrés Jiménez Trujillo Julian David Monsalve Sanchez	com/unal-edigital1- lab/lab03-2024-1- grupo09-2024-1	Incompleto	SI	NO	NO	NO	NO	NO	NO	
	Juan Sebastian Conejo Piraquive										
	Jose Santiago Cubillos Villamil	https://github. com/unal-edigital1-					NO				
10	Roger Alfredo Bejarano Martin	lab/lab03-2024-1- grupo10-2024-1	SI	SI	SI	NO		NO	NO	NO	
	Diego Armando Ruiz Landero	<u>grupo 10-2024-1</u>									
	Stewart Andres Antolinez Zapata										
4.4	Natalia Andrea Dueñas Salamanca	https://github. com/unal-edigital1-	SI	SI	NO	SI	SI	NO	SI	NO	
11	Juan Diego Saenz Ardila	lab/lab03-2024-1- grupo11-2024-1									
	Jhon Alejandro Cuaspud Porras	grapo 11 2024 1									
	David Santiago Cuellar Lopez	https://github. com/unal-edigital1- lab/lab03-2024-1- grupo20-2024-1	SI	SI	NO	Incompleto	Incompleto	NO			1. Es necesario profundizar en las
00	Angela Sofia Ortiz Oliveros										descipciones de los HDL, sobre todo para la entrega 2, en la que se están empleando diferentes bloques en la descripción de
20	Juan David González Muñoz								NO	Incompleto	
	Linda Marcela Orduy Polonia										hardware.
	Elton Nicolas Sanabria Osorio	https://github. com/unal-edigital1- lab/lab03-2024-1- grupo21-2024-1	SI	SI	SI	NO	NO	NO	NO	NO	
21	Gustavo Adolfo Ropero Bastidas										
21	Daniel Mauricio Pamplona Chaparro										
	Cristian Camilo Lopez Bernal										
	Alejandro Diaz Benavidez		SI	SI	NO	NO	NO	NO	NO	NO	
22	Johan Hernan Lopez Alonso	https://github. com/unal-edigital1-									
22	Daniel Santiago Navarro Gil	lab/lab03-2024-1- grupo22-2024-1									
	Yeison Dario Rojas Mora										
	David sebastian valderrama Samboni	httms://=tths.sh	SI	SI	SI		NO	SI			
23	Jhon Michael Valencia Rentería	https://github. com/unal-edigital1- lab/lab03-2024-1- grupo23-2024-1				NO			NO	NO	Ver comentario
	Kevin Adrian Guerra Cifuentes								110		
	Daniel Fernando Chacon Quintero										
	Leidy Pinto Ramos	https://github	SI	SI	SI	SI	SI	SI	SI	SI	
24	Camilo Prieto Gomez	https://github. com/unal-edigital1- lab/lab03-2024-1- grupo24-2024-1									
24	Tait Mozuca Tamayo										
	Aleksander Ivánovich Boetsév										

Grupo de trabajo	APELLIDOS Y NOMBRES COMPLETOS	Lab03: BCD - 7 Segmentos									
			1 Display			Entregable 2: 4 displays			Entregable 3: Hexa a decimal		
		Repositorio	Descripción	Simulación	Implementa ción	Descripción	Simulación	Implementa ción	Descripción	Implementa ción	Comentarios
	Alejandro Pachon Romero	https://github. com/unal-edigital1- lab/lab03-2024-1- grupo25-2024-1	SI	SI	SI	SI	NO	NO	Incompleto	NO	Es importante que describan detalladamente la implementación
25	Hernan Felipe Bernal Arevalo										de la entrega 3.  2. Se recomienda subir soportes de la implementación en la FPGA.  3. Es importante que en el README se vean los soportes de la simulación de la entrega 2.
	Sebastian Otalora										
	Natalia Alvarez Gallo										
26	David Camilo Valbuena Molano										
	Juan Manuel Barrero Mendoza		NO	NO	NO	NO	NO	NO	NO	NO	
	Brayan Daniel Saidiza Amaya										