

江南

138-0023-0023 | jiangnan@tju.edu.cn | 天津大学 | 集成电路工程·硕士 | 2022—2025

数字 IC 与 EDA 脚本，熟悉 Verilog、时序约束与 Python 批处理；参与 FPGA 原型验证与综合脚本维护。注重可观测性与文档沉淀，习惯在评审阶段拆解风险；参与线上复盘与跨团队联调，英语 CET-6，可阅读官方文档与 RFC（演示数据）。

教育背景

天津大学 | 微电子学院 | 集成电路工程 | 硕士 2022.09—2025.06

- 数字系统设计与验证方向。

实验室与助教 | 本科生科研 / 课程助教 2022—2025

- 进入校级重点实验室参与课题，负责数据采集、清洗与可视化看板搭建。
- 担任《数据结构》《操作系统》课程助教，批改作业 200+ 份，答疑课时 40h+。
- 组织期中复习串讲与上机辅导，课程评教得分位于前 10%（演示）。
- 整理课程 FAQ 与实验踩坑文档，被后续年级沿用。

专业技能

- 熟悉 Verilog、SystemVerilog 断言入门、Vivado/Quartus。
- 掌握 Tcl/Python 自动化综合与报告解析。
- 了解跨时钟域 CDC 与 STA 基础。
- 熟悉 Linux 日常运维与 Shell，具备日志检索与 CPU/内存突增初步定位能力。
- 掌握 Git / CI 与 Code Review，了解 Docker 与 Kubernetes 基本编排与滚动发布。
- 了解 OAuth2 / JWT、接口幂等与 REST 规范，具备单元测试与集成测试习惯（JUnit/pytest 等）。
- 能阅读英文技术文档，具备跨团队沟通与需求澄清能力（测试简历）。

实习经历

某芯片设计公司 | 数字验证实习生 2024.06—2024.12

- 职责：AXI-lite 从设备 UVM 环境搭建与用例补充。
- 成果：功能覆盖率从 82% 提升至 96%。

SHEIN | 全球技术中心 | 供应链后端实习生 2024.02—2024.07

- 场景：跨境库存与仓配调度接口高并发读写，存在热点行更新争用。
- 方案：引入分段锁与异步合并写，结合 Binlog 订阅做最终一致。
- 结果：热点 SKU 更新 TPS 上限提升 2.4 倍，锁等待时间下降 70%。
- 工具：编写压测脚本与数据构造工具链，纳入 CI nightly。
- 协作：与仓储 WMS 团队对齐字段口径，消除跨系统对账差异。

项目经历

RISC-V 单周期 CPU | 课程大作业 2023.09—2024.01

- 支持 RV32I 子集，通过 200+ 汇编自测用例。

多租户 SaaS 计费引擎 | 订阅制 + 用量计费（演示） 2023.09—2024.02

- 模型：设计套餐、用量累计、账单周期与 proration 规则。
- 一致：使用 Outbox + 消息表保证计费事件与财务对账一致。
- 性能：批价任务分片并行，账单生成时间缩短 48%。
- 测试：构造边界用例库 150+，覆盖闰月与升级降级场景。

个人荣誉

- 集创赛华北赛区二等奖
- 天津大学学业奖学金
- 全国计算机等级考试四级（网络工程师）（演示）
- 校级「优秀学生干部 / 优秀团员」或技术社团骨干（综合测评前 15%）
- 开源贡献：向知名项目提交被合并的 PR（文档/测试/feature）（演示）