Apellidos: ...... Nombre: ..... Grupo: ......

- Duración del examen: 2 horas
- La solución a cada ejercicio debe escribirse en el espacio reservado para ello en el propio enunciado.
- No podéis utilizar calculadora, móvil, apuntes, ...
- La solución al examen se publicará mañana en Atenea y las notas se publicarán en una semana

**Ejercicio 1** (1,5 puntos) Criterio: 0,5 por fila, 0,4 con una señal errónea, 0,25 con dos señales erróneas, 0 si hay 3 o más errores

Cada apartado pregunta sobre un ciclo concreto de la ejecución de una instrucción en el SISC Von Neumann. Escribid el valor de los bits de la palabra de control que genera el bloque SISC CONTROL UNIT durante el ciclo a que hace referencia cada apartado. Poned x siempre que un bit sea irrelevante en dicho ciclo (aunque se pudiera saber su valor). Para cada apartado/fila se indica el nodo/estado de la UC y la instrucción SISA almacenada en el IR en ese ciclo. Si os resulta necesario, podéis suponer que el contenido del registro Ri es i.

	<b>o</b>							Palab	ora de Co	ont	rol									
Apartado	Nodo/Estado (Mnemo Salida)	Instrucción en IR (en ensamblador)	@A	@B	Pc/Rx Ry/N	ОР	F	P/I/L/A	@D	WrD	Wr-Out	Rd-In	Wr-Mem	Ldlr	LdPc	Byte	Alu/R@	R@/Pc	N (hexa)	ADDR-IO (hexa)
a	In	IN R7, 65	xxx	xxx	x x	xx	xxx	10	111	1	0	1	0	x	0	x	x	x	xxxx	41
b	D	BNZ R2, 16	010	xxx	1 0	00	100	xx	xxx	0	0	0	0	0	0	x	x	x	0020	xx
c	Stb	STB -3(R6), R5	xxx	xxx	x x	xx	xxx	xx	xxx	0	0	0	1	x	0	1	x	1	xxxx	xx

Ejercicio 2 (1 punto) Criterio: 0,25 puntos por fila, correción binaria

Indicad qué cambios se producen en el estado en el SISC Von Neumann después de ejecutar cada una de las instrucciones de la tabla suponiendo que antes de ejecutarse cada una de ellas PC=0xACDC, Ri=0xABBA y que el contenido del byte de memoria i-ésimo és (i+2) módulo  $2^8$ . Utilizad el mnemotécnico  $MEM_b[...] = ...$  y/o  $MEM_w[...] = ...$  para indicar cambios en la memoria.

Instrucción a ejecutar	Cambios en el estado del computador
LD R1, 1(R6)	R1 = 0xBDBC, PC = 0xACDE
MOVHI R2, 0x26	R2 = 0x26BA, $PC = 0xACDE$
BNZ R3, -7	$PC = 0 \times ACD0$
JALR R4, R5	R4= 0xACDE, PC = 0xABBA

Ejercicio 3 (1 punto) Criterio: 0,25 cada fila, 0,1 si hay 1 error, 0 si hay 2 o más errores

Completad las filas y columnas de la siguiente tabla que representa un subconjunto de la ROM\_OUT de la unidad de control del SISC Von Neumann. Poned x siempre que un bit pueda valer tanto 0 como 1.

@ROM	Bz	WrOut	R@/PC	Alu/R@	0P1	0P0	M×N1	M×N0	MxF	Estado
0	1	0	0	1	0	0	1	1	1	Fetch
8	0	0	1	X	X	X	Х	Х	X	Ldb
10	1	0	Х	1	1	0	Х	Х	1	Jalr
14	0	0	Х	Х	1	0	0	1	1	Movhi

## Ejercicio 4 (2 puntos)

El programa ensamblador de la derecha se ha traducido a lenguaje máquina para ser ejecutado en el SISC Von Neumann, situando la sección .text a partir de la dirección 0xBE00 de memoria y justo a continuación la sección .data.

- a) Una vez cargado el programa en memoria:
  - ¿A qué dirección de memoria corresponden las etiquetas, o direcciones simbólicas, L1 y V? (0,5 puntos) Criterio: 0,25 cada una, binario

$$L1 = 0xBE0C \qquad V = 0xBE2E$$

• ¿Cuál es la codificación SISA de las instrucciones MOVHI RO, hi (V) y BNZ R4, L1? (0,5 puntos) Criterio: 0,25 por apartado, binario

```
MOVHI RO, hi(V) = 0x91BE

BNZ R4, L1 = 0x89FA
```

b) Una vez ejecutado el programa, ¿cuál es el contenido del vector V? (indicad la lista de valores como words separados por comas y en el orden de almacenamiento) (0,75 puntos) Criterio: binario

```
0,1,3,6,10,15,21,28,0,1,3,6,10,15,21,28
```

c) Indicad el número de instrucciones que ejecuta cada mitad del programa, deglosadas en lentas y rápidas, (0,25 puntos) Criterio: binario

1 <sup>a</sup> mitad	$N_{lentas\_m1} = 8$	$N_{rcute{a}pidas\_m1} = 46$
2 <sup>a</sup> mitad	$N_{lentas\_m2} = 8$	$N_{rcute{a}pidas\_m2} = 30$

```
N = 8; Asumimos N par
.data
V:
        .space 2*2*N
.text
       ; primera mitad
       IVOM
               R0, lo(V)
               R0, hi(V)
       MOVHI
       IVOM
               R1, lo(N)
               R1, hi(N)
       MOVHI
       IVOM
               R2, 0
               R3, 0
       IVOM
               R2, R2, R3
L1:
       ADD
       ST
               0(R0), R2
               RO, RO, 2
       ADDI
       ADDI
               R3, R3, 1
       CMPLTU R4, R3, R1
       BNZ
               R4, L1
       ; segunda mitad
       IVOM
               R2, 0
       IVOM
               R3,
L2:
               R2, R2, R3
       ADD
               0(R0), R2
       ST
               R3, R3, 1
       ADDI
               R2, R2, R3
       ADD
               2(R0), R2
       ST
       ADDI
               R0, R0, 4
               R3, R3, 1
       ADDI
       CMPLTU R4, R3, R1
               R4, L2
       BNZ
.end
```

Ejercicio 5 (1 punto) Criterio: 0,25 puntos cada respuesta, criterio binario

a) Indicad cuál es contenido de las siguientes direcciones de la ROM Q+ del computador Von Neumann:

```
ROM_Q + [0x010] = 0x01 ROM_Q + [0x14F] = 0x00
```

b) Indicad qué dirección(es) de la ROM\_Q+ contienen las siguientes transciones. Indicad las direcciones en formato binario, indicando con x los bits que no importen.

De Addr a Stb = $00101 \ 0110 \ x$	De Decode a Movi =00001 1001 0

Apellidos: ...... Nombre: ...... Grupo: ......

**Ejercicio 6** (3.5 puntos = 0.25 + 1.5 (0.5 + 1) + 1.75 (0.25 + 0.25 + 1 + 0.25))

El diseñador del lenguaje máquina SISA considera que es preciso añadir una nueva instrucción al repertorio de instrucciones. Se trata de una instrucción de salto indexado (indexed jump, JI) que permite saltar a la dirección de código indicada por la posición n-ésima de un vector almacenado en memoria, donde n es un natural menor que 128. Como la instrucción JALR, esta nueva instrucción también devuelve la dirección de código correspondiente al secuenciamiento implícito.

- Sintaxis: JI Ra, N7
- Codificación: 1111 aaa x 0nnn nnnn
- Semántica: tmp = PC + 2; PC = Mem<sub>w</sub> [Ra + 2 · N7]; Ra = tmp;

  La codificación de la instrucción exige que el bit 7 valga '0'; en cambio, el valor del bit 8 es indiferente.

  Tened en cuenta que Ra es tanto registro fuente como registro destino.

Por ejemplo, si R3=0xBECA, PC=0xAD10 y el vector de *words* almacenado a partir de la dirección 0xBECA contiene los *words* 0xABBA, 0xACDC, 0xCAFE, 0xBEBE, 0xBABE, 0xFACE, ... en este orden, la ejecución de JI R3, 0 provocaría que PC=0xABBA y R3=0xAD12; en cambio, la ejecución de JI R3, 5 provocaría que PC=0xFACE y R3=0xAD12.


a) Consideramos un programa que ejecuta 2.000 instrucciones rápidas y 1.000 de acceso a memoria. Reescribimos el programa utilizando la instrucción JI y obtenemos una nueva versión del programa que ejecuta 1.600 instrucciones rápidas, 900 instrucciones de acceso a memoria y 200 instrucciones JI. Suponiendo que la implementación de la nueva instrucción tarde 6 ciclos (incluyendo Fetch y Decode) y que no impacte en el  $T_c$ , indicad cuántos ciclos tarda la ejecución de cada versión del programa y qué porcentaje de reducción en el tiempo de ejecución observaríamos respecto al tiempo de ejecución del programa original. (Indicad el cálculo en función del número y tipo de instrucciones así como el resultado final) (0,25 puntos) Criterio: binario (si es correcto el resultado o los cálculos indicados)

```
NumCiclos_{original} = 3.2.000 + 4.1.000 = 10.000 \text{ ciclos}

NumCiclos_{nuevo} = 3.1.600 + 4.900 + 6.200 = 4.800 + 3.600 + 1.200 = 9.600 \text{ ciclos}

El programa con la nueva instrucción tardará un 4% menos que el original.
```

- b) Sin modificar el hardware y sólo modificando el contenido de las ROM's, completad el diseño del computador para que ejecute, además de las instrucciones originales, la instrucción JI en 6 ciclos (incluyendo F y D). b1) Indicad qué modificaciones introduciríais en el grafo de estados de la unidad de control (0,5 puntos) Criterio:
- b1) Indicad qué modificaciones introduciríais en el grafo de estados de la unidad de control (0,5 puntos) Criterio: binario



b2) Indicad el contenido de las filas de la ROM\_OUT que sea preciso modificar así como las acciones a realizar (la tabla adjunta tiene el número suficiente de filas, incluso es posible que no sean necesarias todas) (1 punto) Criterio: 0,2 las acciones (0,05 cada una); 0,8 la romout (0,2 por fila, 0,15 con un error, 0,1 con dos errores), también sería posible hacer Ra=PC en el estado 20


@ROM	Bnz	Bz	WrMem	RdIn	WrOut	WrD	Ldlr	Byte	R@/Pc	Alu/R@	Pc/Rx	Ry/N	P/I/L/A1	P/I/L/A0	OP1	OP0	MxN1	M×N0	MxF	F2	E	F0	Mx@D1	Mx@D0
18	0	0	0	0	0	0	0	x	x	x	0	0	x	x	0	0	1	0	1	1	0	0	x	x
19	0	0	0	0	0	1	0	0	1	x	x	x	0	1	x	x	x	x	x	x	x	x	1	0
20	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
21	1	1	0	0	0	1	x	x	x	1	0	x	1	1	1	0	x	x	1	0	0	0	1	0

Acciones asociadas al estado (en lenguaje de transferencia de registros)


$R@ = RX + SE(N8) \cdot 2$
Ra = Mem <sub>w</sub> [R@]
RX = Ra
PC = RX    Ra = PC

## c) Si pudiéramos modificar el hardware de la Unidad de Proceso y el de la Unidad de Control),

c1) ¿Cómo modificaríais el hardware de la UPG para reducir el tiempo de ejecución de la instrucción JI a 4 ciclos (incluyendo Fetch y Decode)? Podéis modificar buses y añadir multiplexor(es), buses y señales de control pero no podéis modificar ni los bloques ni el uso de las señales de control existentes. Para poder mantener el tiempo de ciclo, no es válido calcular la dirección de memoria y acceder a memoria en el mismo ciclo. (0,25 puntos) Criterio: binario, existen otras soluciones correctas que ubican el multiplexor en otro punto



c2) ¿Cómo modificaríais consecuentemente el grafo de estados de la UC? (0,25 puntos) Criterio: binario



c3) Indicad el contenido total de las filas de la ROM\_OUT que sea preciso añadir así como las acciones a realizar; disponéis de espacio para indicar dos nuevas señales de control (es posible que no sean necesarias todas). Indicad también el valor de la(s) nueva(s) señal(es) en al menos dos de las filas de la ROM\_OUT ya existentes en las que la(s) nueva(s) señal(es) de control no tenga(n) el valor x. La tabla adjunta tiene el número suficiente de filas, incluso es posible que no sean necesarias todas. (1 punto) Criterio: como apartado b2), existen diversas soluciones

@ROM	New1	New2	Bnz	Bz	WrMem	RdIn	WrOut	WrD	Ldlr	Byte	R@/Pc	Alu/R@	Pc/Rx	Ry/N	P/I/L/A1	P/I/L/A0	OP1	OPO	MxN1	M×N0	MxF	F2	Œ	F0	Mx@D1	Mx@D0
18	x		0	0	0	0	0	0	0	x	x	x	0	0	x	x	0	0	1	0	1	1	0	0	x	x
19	1		1	1	0	0	0	1	x	0	1	0	x	x	1	1	x	x	x	x	x	x	x	x	1	0
11	0																									
12	0																									

Acciones asociadas al estado (en lenguaje de transferencia de registros)

$R@ = RX + SE(N8) \cdot 2$
PC = Mem <sub>w</sub> [R@]    Ra = PC
(Bz)
(Bnz)

c4) Actualizad el cálculo del apartado a) considerando que la instrucción JI tarda 4 ciclos. (0,25 puntos) Criterio: como apartado a)

```
NumCiclos_{original} = 3.2.000 + 4.1.000 = 10.000 \text{ ciclos}
```

 $NumCiclos_{nuevo} = 3.1.600 + 4.900 + 4.200 = 4.800 + 3.600 + 800 = 9.200$  ciclos

El programa con la nueva instrucción tardará un 8 % menos que el original.