Nome:nUSP:Allan Baldissin8657904Danilo Alves10408390Marcela Tiemi Shinzato10276953

## SSC0740 - Sistemas Embarcados


Professor: Vanderlei Bonato

## Detecção de bordas por Sobel

O filtro de Sobel é uma operação utilizada para em processamento de imagem para detecção de descontinuidades de uma imagem, detectando bordas horizontais e verticais.

É calculado gradiente da intensidade da imagem em cada ponto, dando a direção da maior variação de claro para escuro e a quantidade de variação nessa direção. O valor do gradiente é aplicado nos pixels e, como essas grandes mudanças entre claro-escuro indicam as bordas da imagem, é fácil fazer a detecção delas.

Neste trabalho foi implementado o algoritmo de Sobel em Verilog, usando o compilador Icarus Verilog, versão 10.3. O algoritmo consiste em descrever um Kernel 3x3 e aplicar os devidos cálculos de Gradiente em cada pixel, transformando a imagem.



Foi desenvolvido um testbench que recebe um arquivo de imagem em binário cru (utilizamos a extensão .bin). Para criar esse arquivo, utilizamos o Octave e criamos um código que transforma uma imagem.png 100x100 em um arquivo binário:

O testbench carrega o arquivo gerado e o percorre píxel a píxel enviando para o módulo de Sobel a 8-vizinhança para o cálculo do pixel resultante, armazenando o resultado na memória, para posteriormente ser gravado em um novo arquivo.


Assim, após a execução do testbench, temos um novo arquivo binário gerado que é novamente convertido usando o Octave para transformá-lo em uma imagem:

```
bintoim.m *
 1 ☐ function data = bintoim(binName, imageName)
 2
      fileID = fopen(binName, "r");
 3
      data = fread(fileID, [100 100], 'int=>double');
 4
      fclose(fileID);
 5
      maxValue = max(data(:));
      data = data / maxValue;
 6
      imwrite(data, imageName);
 7
 8
    endfunction
 9
```

## Resultado:




Um outro teste foi realizado com uma imagem de tamanho 640x480, apresentando o seguinte resultado:



A descrição do circuito e síntese do hardware foi feita utilizando a ferramenta Yosys, versão 0.8. É possível visualizar todo o comportamento do algoritmo e seus componentes:

```
# read design
read_verilog sobel.v
```

# showing result
show -colors -width



## # generic synthesis synth -top sobel

