

PRÁTICA DE ELETRÔNICA DIGITAL 1 (FGA0071)

Apresentação Placa FPGA AX301 com Quartus II

Prof. Marcelino Andrade

Semestre 2024.2
Universidade de Brasília
UnB



Sumário

- 1 Introdução
- 2 Apresentação da Placa AX301
- 3 Instalação do Software Quartus II
- 4 Desenvolvimento de Projeto no Quartus II
- 5 Simulação com ModelSim
- 6 Considerações Finais



Do que se trata?




Figura 1. Placa AX301 FPGA



Figura 2. Quartus II Versão 13.1



Recursos da Placa AX301




Figura 3. Placa AX301 FPGA

- Alimentação e comunicação USB.
- Memória SDRAM de 256Mbit.
- Memória SPI FLASH de 16Mbit.
- Interface para câmera.
- Interface VGA de 16 bits.
- Relógio de tempo real (RTC).
- EEPROM 24LC04 com interface IIC.
- 4 LEDs vermelhos.
- 4 botões.
- Cristal ativo de 50 MHz.
- Duas portas de expansão.
- JTAG para depuração/programação.
- Slot para cartão Micro SD.
- Display de 6 dígitos.



O Software aplicado




Figura 4. Detalhes da versão do Quartus II utilizada.

O software **Quartus II** é uma ferramenta essencial para a configuração e o desenvolvimento de projetos FPGA, oferecendo suporte desde a criação de projetos até a sua compilação e simulação. A versão utilizada neste guia é a **Quartus II 64-Bit Version 13.1.0 Build 162**, como mostrado na **Figura 4**. A seguir estão os passos organizados para a instalação e configuração do software.



Download e Configuração

1 Download do Software

- Acesse o site oficial da **Intel**: Intel Quartus II Web Edition.
- Faça o download do arquivo compactado no formato .tar.
- Após o download, descompacte o arquivo em um diretório.
- Execute o instalador clicando duas vezes no arquivo setup.

2 Configuração da Instalação

- Abra o instalador e clique em **Next** para iniciar a instalação.
- Leia e aceite - **I accept the agreement** e **Next**.
- Escolha o diretório onde o software será instalado e **Next**.
- Garanta opções padrão, como **Web Edition** e **Next**.

3 Conclusão da Instalação

- Aguarde até que o processo de instalação seja concluído.
- Na tela final, clique em **Finish** para encerrar o assistente.



O Projeto do Detector de Paridade

Entradas	LED0	LED1
000	1	0
001	0	1
010	0	1
011	1	0
100	0	1
101	1	0
110	1	0
111	0	1

- Os botões **KEY1**, **KEY2** e **KEY3** são utilizados como entradas.
- A paridade é calculada usando a operação XOR, definida como:

$$\text{Paridade} = \text{KEY1} \oplus \text{KEY2} \oplus \text{KEY3}$$

- LED0** acende se o número de bits "1" for par e **LED1** sendo ímpar.



Tela Inicial do Quartus II




Figura 5. Tela inicial do Quartus II e opção de criação de um novo projeto



Introdução, Configuração do Diretório e Nome




Figura 6. Introdução




Figura 7. Diretório



Adição de Arquivos e Escolha do FGA




Figura 8. Adição de Arquivos




Figura 9. Escolha FPGA



Ferramentas EDA e Resumo Final




Figura 10. Ferramentas EDA




Figura 11. Resumo



Criação do Arquivo VHDL

- 1 No menu superior do Quartus II, clique em **File** → **New**.
- 2 Selecione **VHDL File** e clique em **OK**.
- 3 Adicione o código VHDL no editor e salve com a extensão **.vhd**.

O código apresentado ao lado representa o código VHDL do **Detector de Paridade**.

```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY detector_de_paridade IS
5      PORT (
6          key1 : IN STD_LOGIC;  -- Entrada do botão KEY1
7          key2 : IN STD_LOGIC;  -- Entrada do botão KEY2
8          key3 : IN STD_LOGIC;  -- Entrada do botão KEY3
9          led0 : OUT STD_LOGIC;  -- Saída do LED0 (Paridade Par)
10         led1 : OUT STD_LOGIC  -- Saída do LED1 (Paridade Ímpar)
11     );
12 END detector_de_paridade;
13
14 ARCHITECTURE behavior OF detector_de_paridade IS
15     SIGNAL paridade : STD_LOGIC;  -- Sinal intermediário
16 BEGIN
17     PROCESS (key1, key2, key3)
18     BEGIN
19         -- Calcular paridade usando XOR
20         paridade <= key1 XOR key2 XOR key3;
21         -- Atribuir resultados aos LEDs
22         led0 <= NOT paridade;  -- LED0 para paridade par
23         led1 <= paridade;      -- LED1 para paridade ímpar
24     END PROCESS;
25 END behavior;
26

```

Figura 12. Código Detector de Paridade



Compilação do Código VHDL

- Clique em **Start Compilation**.
- Em caso de sucesso, as mensagens na janela **Task** em verdes.




Figura 13. Conclusão bem-sucedida de todas as etapas de compilação no Quartus II




Figura 14. Flow Summary apresenta os detalhes técnicos da compilação



Visualização no RTL Viewer

- Acesse **Tools** → **Netlist Viewers** → **RTL Viewer**.
- Aguarde o carregamento da visualização lógica do circuito.




Figura 15. Visão lógica do circuito no RTL Viewer, destacando os componentes principais: entradas (key1, key2, key3), a operação lógica XOR (sinal paridade) e as saídas (led0, led1).





Figura 16. Visão pós-mapeamento no Technology Map Viewer, evidenciando as conexões físicas dos sinais de entrada e saída no FPGA, incluindo os buffers de entrada (IO_IBUF) e saída (IO_OBUF).



Mapeamento de Pinos

- 1 Acesse **Assignments**
→ **Pin Planner**.
- 2 Consulte as tabelas 1 e 2, desse guia, para selecionar os pinos.
- 3 Insira os pinos na coluna **Location**.
- 4 Compile novamente o projeto clicando em **Start Compilation**.

O *Pin Planner* permite associar os sinais lógicos do design às portas físicas do dispositivo.



Node Name	Direction	Location	I/O Bank	VEEP Group	Filter Location	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair
%_lnt1	Input	PB1_M15	5	85_36	PB1_F3	2.5 V (default)		8mA (default)		
%_lnt2	Input	PB1_M16	5	85_36	PB1_G5	2.5 V (default)		8mA (default)		
%_lnt3	Input	PB1_E16	6	86_36	PB1_J1	2.5 V (default)		8mA (default)		
%_lnt4	Output	PB1_F9	7	87_36	PB1_E1	2.5 V (default)		8mA (default)	2 (default)	
%_lnt5	Output	PB1_C8	7	87_36	PB1_F2	2.5 V (default)		8mA (default)	2 (default)	

Figura 17. Visualização do *Pin Planner* no Quartus II, mostrando a atribuição de pinos do FPGA Cyclone IV E (EP4CE6F17C8)



Embarque do Código na FPGA

- 1 No menu, clique em **Tools** → **Programmer**.
- 2 Adicione o arquivo .sof na pasta **output_files**.
- 3 Certifique-se de que o *USB-Blaster* foi reconhecido.
- 4 Clique em **Start** e aguarde o progresso até 100%.




Figura 18. Conexão e programação da placa FPGA AX301 utilizando o *USB-Blaster*.




Figura 19. *Quartus II Programmer*.



Configuração do ModelSim

- 1 Abra o Quartus II e acesse o menu **Tools** → **Options**.
- 2 Selecione a aba **EDA Tool Options**.
- 3 Configure o caminho do executável do ModelSim na seção **ModelSim-Altera**.
- 4 Clique em **OK** para salvar as configurações.




Figura 20. Caminho para o executável do ModelSim.



Criação do Testbench em VHDL

- Um **Testbench** é um código responsável por gerar estímulos para testar o projeto.
- Crie um novo arquivo VHDL no Quartus II seguindo os passos:
 - 1 No menu superior, clique em **File** → **New**.
 - 2 Selecione **VHDL File** e clique em **OK**.
 - 3 Adicione o código abaixo e salve como **tb_detector_de_paridade.vhd**.



Código do Testbench em VHDL

```

1  -- Testbench para Detector de Paridade
2  LIBRARY ieee;
3  USE ieee.std_logic_1164.ALL;
4
5  ENTITY tb_detector_de_paridade IS
6  END tb_detector_de_paridade;
7
8  ARCHITECTURE behavior OF tb_detector_de_paridade IS
9
10     -- Componentes a serem testados
11     COMPONENT detector_de_paridade
12     PORT (
13         key1 : IN STD_LOGIC;
14         key2 : IN STD_LOGIC;
15         key3 : IN STD_LOGIC;
16         led0 : OUT STD_LOGIC;
17         led1 : OUT STD_LOGIC
18     );
19     END COMPONENT;
20
21     -- Sinais de estímulo
22     SIGNAL key1 : STD_LOGIC := '0';
23     SIGNAL key2 : STD_LOGIC := '0';
24     SIGNAL key3 : STD_LOGIC := '0';
25     SIGNAL led0 : STD_LOGIC;
26     SIGNAL led1 : STD_LOGIC;
27
28 BEGIN
29
30     -- Instância do componente
31     uut: detector_de_paridade PORT MAP (
32         key1 => key1,
33         key2 => key2,
34         key3 => key3,
35         led0 => led0,
36         led1 => led1
37     );
38
39     -- Processo de estímulo

```

Figura 21. Código Testbench Parte 1/2

```

40     stim_proc: PROCESS
41     BEGIN
42         -- Teste para entrada 000
43         key1 <= '0'; key2 <= '0'; key3 <= '0';
44         WAIT FOR 10 ns;
45
46         -- Teste para entrada 001
47         key1 <= '0'; key2 <= '0'; key3 <= '1';
48         WAIT FOR 10 ns;
49
50         -- Teste para entrada 010
51         key1 <= '0'; key2 <= '1'; key3 <= '0';
52         WAIT FOR 10 ns;
53
54         -- Teste para entrada 011
55         key1 <= '0'; key2 <= '1'; key3 <= '1';
56         WAIT FOR 10 ns;
57
58         -- Teste para entrada 100
59         key1 <= '1'; key2 <= '0'; key3 <= '0';
60         WAIT FOR 10 ns;
61
62         -- Teste para entrada 101
63         key1 <= '1'; key2 <= '0'; key3 <= '1';
64         WAIT FOR 10 ns;
65
66         -- Teste para entrada 110
67         key1 <= '1'; key2 <= '1'; key3 <= '0';
68         WAIT FOR 10 ns;
69
70         -- Teste para entrada 111
71         key1 <= '1'; key2 <= '1'; key3 <= '1';
72         WAIT FOR 10 ns;
73
74         -- Fim da simulação
75         WAIT;
76     END PROCESS;
77
78 END behavior;

```

Figura 22. Código Testbench Parte 2/2



Execução da Simulação no ModelSim

- ❶ No Quartus II, clique em **Tools** → **Run Simulation Tool** → **RTL Simulation**. O ModelSim será aberto automaticamente.
- ❷ No ModelSim, compile o Testbench e o código do projeto:
 - Digite **vcom -93 detector_de_paridade.vhd** no console para compilar o código VHDL do design principal.
 - Digite **vcom -93 tb_detector_de_paridade.vhd** no console para compilar o Testbench associado.
- ❸ Inicie a simulação carregando o Testbench com o comando:
 - **vsim work.tb_detector_de_paridade**
- ❹ Adicione as formas de onda desejadas à interface gráfica:
 - **add wave ***
- ❺ Execute a simulação para um período de 100 ns com:
 - **run 100 ns**

As formas de onda dos sinais serão geradas na janela de simulação.



Tela do Ambiente de Simulação





Figura 23. A imagem à esquerda mostra a tela de abertura do ModelSim ALTERA Starter Edition 10.1d, indicando a versão do software utilizada. A imagem à direita apresenta o ambiente de simulação com a exibição dos comandos utilizados e as formas de onda dos sinais de entrada e saída.




Onde chegamos e podemos chegar?

- Os passos essenciais para o uso da placa FPGA AX301 com Quartus II e ModelSim foram apresentados:
 - Instalação, configuração e desenvolvimento de exemplo prático.
 - Criação, simulação e embarque de designs em VHDL.
- Próximos passos naturais:
 - Integração com sensores externos e displays.
 - Uso de memória interna para armazenamento de dados.
 - Uso de interfaces externas (UART, VGA e SDCard).
- Domínio de ferramentas (Quartus II e ModelSim) permite:
 - Criação de sistemas embarcados.
 - Processamento de sinais digitais.
- Este manual é um ponto de partida para capacitar estudantes e profissionais em projetos com FPGAs.



Fim!

Obrigado pela Atenção!



Prof. Marcelino Andrade
andrade@unb.br

