
CURSO:	Engenharia Eletrônica	SEMESTRE/ANO:	02/2026
DISCIPLINA:	FGA0071 - PRÁTICA DE ELETRÔNICA DIGITAL 1	CRÉDITOS:	02
CARGA HORÁRIA:	30 horas		
PROFESSOR:	Marcelino Monteiro de Andrade		

PLANO DE ENSINO

1 Ementa

Portas lógicas e álgebra Booleana, circuitos lógicos combinacionais, aritmética digital, sistemas de numeração e códigos, circuitos lógicos MSI, princípios de sistemas sequenciais, programação VHDL, noções de hardware FPGA.

2 Conteúdo

- | | |
|---|----------------------------------|
| 1. <i>Sistemas de Numeração e Códigos;</i> | 5. <i>Aritmética Digital;</i> |
| 2. <i>Portas Lógicas e Álgebra Booleana;</i> | 6. <i>VHDL e FPGA;</i> |
| 3. <i>Circuitos Lógicos Combinacionais;</i> | 7. <i>Circuitos Lógicos MSI.</i> |
| 4. <i>Princípios de Sistemas Sequenciais;</i> | |

3 Metodologia

O conteúdo deste curso será compartilhado e/ou desenvolvido mediante:

1. *Aulas Expositivas por parte do professor, onde se explicarão os conteúdos básicos necessários e as atividades práticas a serem desenvolvidas;*
2. *Aulas Práticas, realizadas pelos alunos sobre a orientação do professor, abordando simulação computacional e implementações em protoboard, VHDL e FPGA;*
3. *Plataformas oficiais da UnB (SIGAA, Aprender 3 e/ou Teams) serão aplicadas para a gestão dos conteúdos e comunicação.*

4 Horário das aulas

1. **TURMA 06:** quartas-feiras, das 08:00 hrs às 09:50 hrs.
2. **TURMA 07:** quartas-feiras, das 10:00 hrs às 11:50 hrs.
3. **TURMA 08:** quartas-feiras, das 14:00 hrs às 15:50 hrs.
4. **TURMA 09:** quartas-feiras, das 16:00 hrs às 17:50 hrs.

5 Processo Avaliativo

A avaliação do curso será baseada em 8 (oito) experimentos, em grupo, e 1 (uma) avaliação individual. Na **Nota Final** (N_F), cada **Trabalho Experimental** (TE) e **Avaliação Individual** (AI) possuem 09 e 28 pontos, respectivamente. Para obter a **aprovação** no curso o aluno deve cumprir **duas** exigências: a) ter presença em 75% ou mais das aulas e b) obter N_F igual ou superior a 5.0. A N_F será dada por

$$N_F = \sum_{i=1}^8 TE_i + AI \leq 100, \text{ sujeito a } \sum_{i=1}^8 TE_i \leq 72 \text{ e } AI \leq 28.$$

6 Cronograma

Aula	Data	Conteúdo
01	12/08	Afastamento: Trabalho no INEP - Sem Aula
02	19/08	Apresentação do curso
03	26/08	ProntoBoard: implementação de circuitos
04	02/09	Exp01: prática de circuito combinacional
05	09/09	Exp02: prática de circuito combinacional
06	16/09	Exp03: prática de circuito sequencial
07	23/09	Semana Universitária 2026
08	30/09	Exp04: prática de circuito sequencial
09	07/10	ProntoBoard: Refazer 2 (dois) Experimentos
10	14/10	ProntoBoard: Refazer 1 (um) Experimento
11	21/10	FPGA: implementação de circuitos
12	28/10	Dia do Servidor (ponto facultativo)
13	04/11	Exp05: prática de circuito combinacional
14	11/11	Exp06: prática de circuito combinacional
15	18/11	Exp07: prática de circuito sequencial
16	25/11	Exp08: prática de circuito sequencial
17	02/12	FPGA: Refazer 2 (dois) Experimentos
18	09/12	FPGA: Refazer 1 (um) Experimento
19	14/12	Avaliação Teórica

Observação: Caso o registro digital de algum experimento não seja computado por questão extraordinária, a equipe será convidada, em momento oportuno, a reapresentar o experimento para devido o registro.

7 Bibliografia

1. Thomas Floyd, *Sistemas Digitais: Fundamentos e Aplicações*, 9a Ed., Bookman, Porto Alegre, 2007.
2. Volnei A. Pedroni, *Eletrônica Digital Moderna e VHDL*, Campus-Elsevier, Rio de Janeiro, 2010.
3. Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss, *Sistemas Digitais: Princípios e Aplicações*, 11a Ed., Pearson, São Paulo, 2011.
4. James W. Bignell, Robert Donovan, *Eletrônica Digital*, 5a. Ed., Cengage Learning, São Paulo, 2010.
5. William Kleitz, *Digital Electronics: A Practical Approach with VHDL*, 9th Ed., Pearson, USA, 2012.
6. M. Morris Mano, Michael D. Ciletti, *Digital Design With an Introduction to the Verilog HDL*, 5th Ed., Pearson, USA, 2013.

7. Randy H. Katz, Gaetano Borriello, *Contemporary Logic Design*, 2nd Ed., Pearson, USA, 2005.
8. Roberto d'Amore, *VHDL: Descrição e Síntese de Circuitos Digitais*, 2a Ed., LTC, Rio de Janeiro, 2012.