# Návrh číslicových systémů (INC)

Projekt: UART Technická zpráva



Jméno: Marcel Login: xfeile00
Příjmení: Feiler

## Návrh automatu (Finite State Machine)


### Schéma automatu

### Legenda:

- Stavy automatu:
  - o hladam startbit
  - o first\_bit
  - o other\_bit
  - o stop\_bit
- Vstupné signály:
  - o CLK
  - o RST

Mealyho výstupy: 0, 1

Samotná funkcia automatu má celkovo 4 stavy a jej počiatočný stav, v ktorom začína, sa nazýva hladam\_startbit. Z pôvodného stavu prejde automat do stavu first\_bit v momente, keď mi program detekuje prvý bit práve na pozícii midbit vtedy, keď sa v premennej pocet prvýkrát postupne zinkrementuje na hodnotu 24, čo reprezentuje počet tzv. "clock cycles" od pozície start až po prvý midbit. Od tohto momentu, keďže už neprekonávame pozíciu startbitu a teda nie je viac potrebné inkrementovať hodnotu pocet na 24, je nutné ju postupne inkrementovať až pokiaľ nadobudne hodnotu >=15 (teda počet hodinových signálov medzi dvomi midbitmi). Proces postupného detekovania ďalších bitov mi reprezentuje stav other\_bit. Počas tohto procesu inkrementujem aj hodnotu index, vďaka ktorej viem neskôr správne spracovať bity zo vstupu, priradiť ich na výstup a deje sa to až do okamihu priradenia posledného bitu na výstup vrátane. Následkom toho sa detekuje stop bit daný stavom stop\_bit, čo bol posledný stav, ktorý som zvolil pre svoje riešenie. Po tomto stave sa automat vracia do pôvodného stavu hladam\_startbit, kedy opäť umožním detekciu nasledujúceho datového slova.



# Snímek obrazovky ze simulací

