



O circuito foi montado para que a saída S apresente nível lógico 1, quando as entradas  $[A_0 \dots A_9] = 1000000101$