# Introducción a la programación en Verilog


Desarrollo de aplicaciones con Dummy System FPGA para Red Pitaya


#### Resumen

## **Diseño de electrónica programable FPGA**Síntesis e implementación Tecnología FPGA

- Programación de aplicación para Red Pitaya Estructura de las aplicaciones Dummy System
- Introducción a programación en Verilog Lenguaje básico Ejemplos y demostraciones

#### Diseño de circuitos en FPGA








Circuito sumador

Diseño de circuito de lógica digital


#### Diseño de circuitos en FPGA











Diseño de circuito de lógica digital













#### Diseño RTL

Código a lógica combinacional




#### **Síntesis**


Lógica combinacional a combinación de LUTS



#### **Implementación**

Cableado según el hardware disponible





**Diseño RTL**Código a lógica combinacional

Para saber qué entendió el intérprete de verilog. Chequeo de sintaxis.


#### **Síntesis**

Lógica combinacional a combinación de LUTS

Muchas formas de impementar lo mismo (equivalenvias Morgan)

## Implementación

Cableado según el hadware disponible Tiempos de estabilizacion Uso de superficie (recursos) Consumo de energía Líneas de relojes



#### Producción del

a

To appear: Proc. 1st Int. Conf. on Evolvable Systems (ICES96). Springer LNCS.

prog

An evolved circuit, intrinsic in silicon, entwined with physics.


red

0101000111001


Adrian Thompson\*


COGS, University of Sussex, Brighton, BN1 9QH, UK

1101100 11111100 0100111: 0001000: 0100110: 0110100: 1010001( 0010000) Abstract. 'Intrinsic' Hardware Evolution is the use of artificial evolution — such as a Genetic Algorithm — to design an electronic circuit automatically, where each fitness evaluation is the measurement of a circuit's performance when physically instantiated in a real reconfigurable VLSI chip. This paper makes a detailed case-study of the first such application of evolution directly to the configuration of a Field Programmable Gate Array (FPGA). Evolution is allowed to explore beyond the scope of conventional design methods, resulting in a highly efficient circuit with a richer structure and dynamics and a greater respect for the natural properties of the implementation medium than is usual. The application is a simple, but not toy, problem: a tone-discrimination task. Practical details are considered throughout.












## Servidor: GNU/Linux Red Pitaya







## **Dummy System**

#### Sólo diseñamos FPGA

Automatización de creación y vinculación de controles web

#### Requisitos

Linaro + GCC + Make Xilinx 2015.2



git clone https://github.com/marceluda/rp\_dummy.git marceluda.github.io/rp\_dummy

## **Dummy System**

#### Editamos archivo config.ini

Para configurar los controles web

#### Creamos proyecto nuevo

source settings.sh
./new\_project.py NOMBRE

#### Editamos el archivo dummy.v

cd dummy\_NOMBRE
geany fpga/rtl/dummy.v



#### Compilamos y subimos a la Red Pitaya

```
./config_tool.py -a
make
./upload_app.sh rp-XXXXXX.local
```

## ¿Cómo acceder a la Red Pitaya?






## http://rp-XXXXXX.local

ssh -l root rp-XXXXXX.local
/opt/redpitaya/www/apps/

#### **Diseño de cableado** No es procedimental



#### Sintaxis parecida a C

```
// Esto es un comenrario de una línea
/* Esto es un
comentario de
varias líneas */
```

```
wire cableA;
wire cableB, cableC;
assign cableC = cableA && (~cableB);
```

#### Definiciones de cables

```
wire cable_simple;
wire [7:0] bus_de_8_bits_A; // sin signo
wire [7:0] bus_de_8_bits_B; // lo mismo

wire signed [14-1:0] bus_14_bits_A; // con signo
wire signed [13:0] bus_14_bits_B; // con signo
wire [14-1:0] bus_14_bits_C; // SIN signo
```

#### Asignaciones de valores

```
assign cable_simple = 1'b0;
assign bus_de_8_bits_A = 8'b01101011;
assign bus_de_8_bits_B = 8'd85;
assign bus_14_bits_A = - 14'd24;
assign bus_14_bits_C = $signed(8'b11010011010110);
assign bus_14_bits_D = 14'd10;
```

#### **Ejemplos**

```
Operadores
// NOT
~ A
// cocatenacion
\{A, \ldots, B\}
// aritméticos
A*B A+B A-B
// shift
A<<B A>>B
// comparacion
A>B A<B A>=B A<=B
A==B A!=B
// Bit-wise
A&B
A^B A~^B
AlB
// Logicos
A&&B
AllB
// Condicional
A ? B : C
```

#### Binario con signo

- A == (~A) + 1

#### Módulos

```
// Probamos un pasaaltos
filtro_pasaaltos #(.R(14)) NOMBRE (
    .clk(clk), .rst(rst),
    // inputs
    .tau( comboA ),
    .dis( checkboxA ),
    .in( in1 ),
    // outputs
    .out( salida_pasaaltos )
);
```

#### Los módulos no son funciones

Se instancian: se replica el cableado

Parámetros en tiempo de diseño E/S en tiempo de "ejecución"



Señal de Amplitud Modulada (AM) Portadora en 1 MHz Interferencia en 100 Hz Información: (?)





















#### Puntos de inspección





in1

#### Demodulación



#### Puntos de inspección

