Laboratório de Sistemas Digitais Aula Teórico-Prática 11

Ano Letivo 2017/18

Bibliotecas, *Packages* e Funções em VHDL *Records* em VHDL Resumo dos Tipos de Dados em VHDL Macros/Funções de Conversão entre Tipos



Conteúdo

- Bibliotecas (*libraries*) e Pacotes (*packages*) em VHDL para definição de
 - Tipos e constantes
 - Funções (functions) e procedimentos (procedures)
- Records em VHDL (vs. Arrays)
- Resumo dos tipos de dados em VHDL
- Modelação e utilização de situações de alta impedância (tri-state)
- Macros/Funções de conversão entre tipos



Bibliotecas e Pacotes em VHDL

- Uma biblioteca (*library*) consiste num ou mais pacotes (*packages*)
 - Uma biblioteca contem definições (tipos, constantes, componentes, funções, etc.) úteis para vários projetos
 - Um pacote contém definições úteis para vários projetos e/ou módulos
- Bibliotecas standard
 - STD
 - IEEE
- Library WORK
 - Biblioteca do projeto "atual"
- Library ALTERA_MF
 - Biblioteca da Altera com definição de Megafunctions (blocos prédefinidos)

Packages VHDL standard

```
library STD;
use STD.textio;
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric bit.all;
use IEEE.numeric_std.all;
use IEEE.std_logic_signed.all;
use IEEE.std_logic_unsigned.all;
use IEEE.std logic textio.all;
use IEEE.std_logic_arith.all;
use IEEE.math_real.all;
use IEEE.math_complex.all;
```

Síntese

Simulação

Pouco usadas/deprecated/ não recomendadas atualmente



Exemplo de *Package Header* c/ Tipos, Constantes e Protótipos de Funções

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
                                                    Ficheiro
                                                  LSDPack.vhd
package LSDPack is
  subtype Tbyte
                      is std logic vector(7 downto 0);
  subtype TWord
                      is std logic vector(31 downto 0);
  constant WORD MAX : TWord := (others => '1');
  function min(a, b : integer) return integer;
  function boolean2std logic(v : boolean) return std logic;
end LSDPack;
```

Para evitar situações de síntese "complicadas", vamos restringir a utilização de funções a cálculos auxiliares, com parâmetros de entradas constantes (conhecidos em compile/synthesis time)



Exemplo de *Package Body* com a Implementação de Funções

```
package body LSDPack is
  function min(a, b : integer) return integer is
  begin
    if (a < b) then
                             Para evitar situações de síntese "complicadas", vamos restringir
      return a:
                             a utilização de funções a cálculos auxiliares, com parâmetros de
    else
                              entradas constantes (conhecidos em compile/synthesis time)
      return b;
    end if:
  end min;
  function boolean2std logic(v : boolean) return std logic is
  begin
    if (v = false) then
      return '0';
    else
      return '1';
```

end if;

end LSDPack:

end boolean2std logic;

Ficheiro LSDPack.vhd



Utilização de *Packages* em Módulos VHDL e Outras *Packages*

Alguns exemplos

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
library WORK;
use WORK.LSDPack.all;
(se a package LSDPack estiver definida no projeto atual)
library LSD;
use LSD.LSDPack.all;
(se a package LSDPack estiver definida noutra biblioteca independente do
projeto, e.g. LSD)
```

Tipos de Dados Agregados em VHDL

- Tipos de dados capazes de armazenar diversos valores
 - Podem ser usados como portos, sinais ou constantes
 - Declarados em packages ou na parte declarativa de architectures
 - Arrays
 - Todos os elementos são do mesmo tipo
 - Exemplos
 - std logic vector
 - Arrays usados na definição das memórias
 - Records
 - Os elementos podem ser de diversos tipos (semelhante a uma struct em C/C++/Java)
 - Os vários elementos de um *record* designam-se campos
 - Exemplos
 - Agregação de vários sinais de controlo, estado, endereço e dados de um barramento
 - Agregação de um conjunto de valores correlacionados (e.g. parâmetros de cada modo VGA – fornecido na package "vga_config.vhd" do "Material de apoio aos projetos finais (pacote completo)"



Exemplos de Records em VHDL

(copiados do código fonte fornecido no "Material de apoio aos projetos finais (pacote completo)

```
type vga rgb t is record
   r : std logic vector(7 downto 0);
   g : std logic vector(7 downto 0);
   b : std logic vector(7 downto 0);
end record vga rgb t;
type vga data t is record
   h sync
               : std logic;
   v sync
               : std logic;
   blank_n : std_logic;
                : vga x t;
   X
                : vga y t;
   end of line : std logic;
   end of frame : std logic;
end record vga data t;
```

- Aspetos a analisar
 - Definição dos records (ver package "vga_config.vhd")
 - Declaração de records como
 - Constantes (ver package "vga config.vhd")
 - Sinais (ver módulo "ir vga logic analyzer tl.vhd")
 - Portos (ver módulo "vga_controller.vhd")
 - Sintaxe para atribução/leitura de valores dos diversos campos (ver package "vga_config.vhd")



Resumo dos Tipos de Dados em VHDL

- Vamos de seguida resumir a definição e utilização típica dos seguintes tipos de dados em VHDL
 - std_logic(_vector)
 - bit(_vector)
 - integer
 - natural
 - positive
 - unsigned
 - signed
 - boolean
 - character
 - string
 - real
 - time
 - Tipos enumerados

... começando pelo std_logic(_vector)



std logic 1164 – Valores Predefinidos

"Resolved" standard logic type - std_logic / std_logic_vector

- '0' "Strong" Low level (active driver / saída ativa)
- '1' "Strong" High level (active driver / saída ativa)
- 'L' "Weak"Low level (passive driver / saída passiva)
- 'H' "Weak" High level (passive driver / saída passiva)
- 'Z' Tristate (high impedance / alta impedância)
- '-' Don't care (útil para especificar condições de don't care para efeitos de otimização)

Valores geridos pelo simulador (não atribuídos explicitamente!)

- 'X' "Strong" Conflict (devido a active drivers)
- 'W' "Weak" Conflict (devido a passive drivers)
- 'U' Uninitialized (útil para detetar sinais não inicializados durante a simulação – valor inicial por omissão de um std logic)

std logic 1164 – Strong (Active) Drivers

'1' – Strong High Level

*O' -|

'0' - Strong Low Level

transistor conduz a sua resistência +VDD é baixa, atuando como um "interruptor fechado" **'0'** As linhas a vermelho indicam por onde flui corrente


Podem ser testados (incluído em condições) e usados em atribuições a sinais, portos e variáveis

Quando o

std logic 1164 -Weak (Passive) Drivers

'H' – Weak High Level


'L' – Weak Low Level



Podem ser usados em atribuições a sinais, portos e variáveis Devem ser testados (em condições) como '0' ou '1'

A resistência de


std logic 1164 – Conflitos Ativos ('X')



Gerado pelo simulador devido a conflitos entre drivers ativos ou como resultado da propagação de valores Uninitialized

Não faz sentido ser testado (em condições) nem usado em atribuições a sinais, portos ou variáveis

std logic 1164 – Conflitos Passivos ('W')




Gerado pelo simulador devido a conflitos entre *drivers* passivos


<u>Não faz sentido</u> ser testado (em condições) nem usado em atribuições a sinais,

portos ou variáveis

std logic 1164 – Outros Casos que não Resultam em Conflitos



std logic 1164 – Tabela de Resolução



Ver nota sobre sub-tipos "resolved" no slide seguinte.

Н	-
U	U
X	X
0	X
1	X
н	X
W	X
W	X
н	X
X	X
	U X 0 1 H W

В



Definição std_logic(_vector) na Package std_logic_1164

Um sub-tipo "resolved"
permite resolver conflitos
de múltiplas instâncias do
tipo hierarquicamente
superior, através da
evocação de uma função
específica para o efeito.
(e.g. num std_ulogic,
qualquer atribuição
simultânea, a um mesmo
sinal, a partir de duas
fontes distintas, resulta
num erro de compilação).


```
subtype std_logic is resolved std_ulogic;

type std_logic_vector is array(natural range <>) of std_logic;
```

- Utilização
 - Abstração dos níveis lógicos possíveis em hardware e em simulação
 - Operações sobre vetores de bits



std logic 1164 – Utilização de Tri-state



Modelação de linhas partilhadas (shared)

exemplo com atribuições condicionais)

Pode também ser usado com barramentos do tipo std_logic_vector



Portos Bidirecionais e Lógica Tri-state

```
entity EntityName
    port(...
                                                         enableSignal
          ioPort : inout std logic;
                                                                   Module
          . . . );
                                                ioPort
                                                         outSignal
                                                                   Internal
end EntityName;
                                                                    Logic
                                                         inSignal
architecture Behavioral of EntityName
    signal inSignal, outSignal, enableSignal : std logic;
begin
    ioPort <= outSignal when (enableSignal = '1') else
                \Z';
    inSignal <= ioPort;</pre>
end Behavioral;
Tipicamente usados com pinos externos da FPGA (portos da entidade top-level).
```

Podem também ser usados com barramentos do tipo std logic vector

Resumo dos Tipos de Dados em VHDL (mais frequentes)

• <u>integer</u>

Definição (na package STANDARD)

```
type integer is range -2147483647 to 2147483647;
```

- Utilização típica
 - Indexação de arrays e como segundo operando de deslocamentos (shifts) e rotações (rotates) – número de posições a deslocar

natural

Definição (na package STANDARD)

```
subtype natural is integer range 0 to integer high;
```

- Utilização típica
 - Semelhante ao tipo integer, mas para valores naturais
- positive
 - Definição (na package STANDARD)

```
subtype positive is integer range 1 to integer high;
```

- Utilização típica
 - Semelhante ao tipo integer, mas para valores positivos



Resumo dos Tipos de Dados em VHDL (mais frequentes)

unsigned

- Definição (na package NUMERIC_STD)
 type UNSIGNED is array (NATURAL range <>) of STD_LOGIC;
- Utilização típica
 - Operações aritméticas e lógicas em quantidades inteiras <u>sem</u> sinal

signed

- Definição (na package NUMERIC_STD)
 type SIGNED is array (NATURAL range <>) of STD_LOGIC;
- Utilização típica
 - Operações aritméticas e lógicas em quantidades inteiras com sinal

• tipos enumerados

- Definição
 - · Pelo utilizador num módulo ou package
- Utilização típica
 - Definição dos estados simbólicos de uma FSM



Outros Tipos de Dados

boolean

Definição (na package STANDARD)

```
type boolean is (false, true);
```

- Utilização típica
 - Resultado de condições e expressões booleanas
- character / string
 - Definição (na package STANDARD)
 - Utilização típica
 - Manipulação de caracteres e arrays de caracteres
- real
 - Definição (na package STANDARD)

```
type real is range -1.0E308 to 1.0E308;
```

- Utilização típica
 - Operações aritméticas em quantidades reais apenas em simulação ou na síntese, mas quando os valores são estáticos



Outros Tipos de Dados

time

```
Definição (na package STANDARD)
type time is range -2147483648 to 2147483647
    units
        fs;
        ps = 1000 fs;
        ns = 1000 ps;
        us = 1000 \text{ ns};
            = 1000 us;
        sec = 1000 ms;
        min = 60
                  sec;
        hr = 60 min;
    end units;
```

- Utilização típica
 - Simulação e construção de testbenches

bit e bit vector

Definição (na package STANDARD) type bit is ('0', '1'); Type bit vector is array (natural range <>) of bit; Pouco usado devido à existência do tipo std logic (vector)



Macros/Funções de Conversão entre Tipos

- Para simplificar a interface entre módulos deve-se utilizar sempre portos do tipo std_logic ou std_logic_vector
 - Exceto se forem usados records
- Se necessário, as conversões são efetuadas dentro dos módulos para os tipos requeridos pelas operações a realizar
- Macros de conversão (un) signed <-> std_logic_vector
 - unsigned(parâmetro do tipo std_logic_vector)
 - macro/operador de conversão de std_logic_vector para unsigned
 - signed(parâmetro do tipo std_logic_vector)
 - macro/operador de conversão de std_logic_vector para signed
 - std_logic_vector(parâmetro do tipo signed/unsigned)
 - macro/operador de conversão de signed ou unsigned para std_logic_vector

Macros/Funções de Conversão entre Tipos

Funções de conversão integer <-> (un) signed

- Consoante a conversão pretendida, pode ser necessário uma ou duas conversões em cascata
 - e.g. std_logic_vector->integer
 - to_integer(unsigned(Vetor_de_Bits_a_Conv))



Comentários Finais

- No final desta aula deverá ser capaz de:
 - Conhecer a finalidade das packages em VHDL
 - Usar os tipos de dados agregados em VHDL (arrays e records)
 - Usar adequadamente os principais tipos de dados suportados pelo VHDL (tanto para síntese como para simulação)
 - Compreender em profundidade o tipo std_logic e o significado dos seus valores predefinidos
 - Modelar sinais e portos tri-state
 - Utilizar corretamente as macros e funções de conversão entre tipos

