
POLITECHNIKA POZNAŃSKA	Programowalne układy cyfrowe	Rok akademicki 2017/2018
Wydział Elektroniki i Telekomunikacji	Temat: Implementacja sygnalizacji świetlnej na przejściu dla pieszych w języku Verilog (światło zielone dla pieszych wyzwalanie z przycisku).	
Wykonali:	Rok studiów I Semestr II	
Marcin Brach		
Marcin Jeżewski	Stopień II	
Maciej Bęcki	Studia niestacjonarne	

1. Cel projektu

Celem projektu jest zaprojektowanie oraz implementacja automatu stanów w technologii FPGA z wykorzystaniem oprogramowania Lattice Diamond 3.8 oraz Active-HDL 10.3. Automat ten będzie opisywał sygnalizację świetlną na przejściu dla pieszych w przypadku gdy światło zielone dla pieszych jest wyzwalane po naciśnięciu przycisku.

2. Sposób wykonania

Projektowany automat należy opisać za pomocą grafu oraz tabeli prawdy określającej stany poszczególnych świateł na przejściu. Następnie należy dokonać implementacji w języku Verilog, napisać testbench i dokonać symulacji oraz uruchomić kod na płytce prototypowej z układem MachXO2-4000HC.



Rysunek 1 Schemat projektowanego automatu.

3. Implementacja automatu w języku Verilog

```
module lights(
input wire RST,
input wire CLOCK,
input wire KEY,
output reg P_R,
output reg P G,
output reg A_R,
output reg A Y,
output reg A_G
//wartości użyte do symulacji:
//parameter CNT AG = 10, CNT AY = 8, CNT AR = 6, CNT PG = 30, CNT PE = 12, CNT ARII = 9, CNT ARY = 10;
//wartości użyte do uruchomienia na płytce uruchomieniowej (25 = 1 sekunda):
parameter CNT AG = 25, CNT AY = 25, CNT AR = 25, CNT PG = 125, CNT PE = 50, CNT ARII = 25, CNT ARY = 25;
localparam START = 0, AUTO GREEN = 1, ACTIVE KEY = 2, SET AUTO YELLOW = 3, AUTO YELLOW = 4, SET AUTO RED = 5,
AUTO RED = 6, SET PEOPLE GREEN = 7, PEOPLE GREEN = 8, SET PEOPLE END = 9, PEOPLE END = 10, SET AUTO REDII = 11,
AUTO REDII = 12, SET AUTO RED YELLOW = 13, AUTO RED YELLOW = 14;
reg[3:0] state, next state;
reg[31:0] CNT;
reg [31:0] period;
wire CLK;
wire nRST = !RST;
always @(posedge CLOCK or posedge nRST)
if(nRST) period = 0;
else period = period + 1;
assign CLK = period[21]; //do symulacji użyto: assign CLK = period[1];
always@ (posedge CLK or posedge nRST)
if (nRST) state <= START;
else state <= next state;
always@ (*)
begin
case (state)
START:
                              next state <= AUTO GREEN;
                              if(KEY) next state <= ACTIVE KEY;
AUTO GREEN:
                              else next state <= AUTO GREEN;
                             if(CNT == 0) next_state <= SET_AUTO_YELLOW;</pre>
ACTIVE KEY:
                              else next state <= ACTIVE KEY;
                             next state <=AUTO YELLOW;
SET AUTO YELLOW:
AUTO YELLOW:
                             if(CNT == 0) next state <= SET AUTO RED;
                             else next_state <= AUTO_YELLOW;</pre>
SET AUTO RED:
                              next state <= AUTO RED;
                             if(CNT == 0) next_state <= SET_PEOPLE GREEN;</pre>
AUTO_RED:
                             else next state <= AUTO RED;
                             next state <= PEOPLE GREEN;
SET PEOPLE GREEN:
PEOPLE GREEN:
                              if(CNT == 0) next state <= SET PEOPLE END;
                             else next state <= PEOPLE GREEN;
SET PEOPLE END:
                             next state <= PEOPLE END;</pre>
PEOPLE END:
                             if(CNT == 0) next state <= SET AUTO REDII;
                              else next state <= PEOPLE END;</pre>
SET AUTO REDII:
                             next state <= AUTO REDII;
AUTO REDII:
                             if(CNT == 0) next_state <= SET_AUTO_RED_YELLOW;</pre>
                             else next state <= AUTO REDII;
SET AUTO RED YELLOW:
                             next state <= AUTO RED YELLOW;
AUTO RED YELLOW:
                             if(CNT == 0) next state <= AUTO GREEN;
                              else next state <= AUTO RED YELLOW;
default :
                              next state<= START;</pre>
endcase
```


end

```
always@ (posedge CLK or posedge nRST)
if(nRST) CNT <= 'd0;
else if(next_state == AUTO GREEN) CNT <= CNT AG;</pre>
else if(next state == ACTIVE KEY) CNT <= CNT - 'd1;
else if(next_state == SET_AUTO_YELLOW) CNT <= CNT_AY;
else if(next state == AUTO YELLOW) CNT <= CNT - 'd1;
else if(next state == SET AUTO RED) CNT <= CNT AR;
else if (next state == AUTO RED) CNT <= CNT - 'd1;
else if(next_state == SET_PEOPLE_GREEN) CNT <= CNT_PG;</pre>
else if(next_state == PEOPLE_GREEN) CNT <= CNT - 'd1;
else if(next_state == SET_PEOPLE_END) CNT <= CNT PE;</pre>
else if (next state == PEOPLE END) CNT <= CNT - 'd1;
else if(next_state == SET_AUTO_REDII) CNT <= CNT ARII;
else if(next state == AUTO REDII) CNT <= CNT - 'd1;
else if(next_state == SET_AUTO_RED_YELLOW) CNT <= CNT ARY;
else if(next state == AUTO RED YELLOW) CNT <= CNT - 'd1;
else CNT <= 'd0;
always@ (posedge CLK or posedge nRST)
if(nRST) begin P R <= 1'b0; P G <= 1'b0; A R <= 1'b0; A Y <= 1'b0; A G <= 1'b0; end
else if (next state == START) begin P R <= \overline{1}'b0; P G <= \overline{1}'b0; A R <= \overline{1}'b0; A Y <= \overline{1}'b0; A G <= \overline{1}'b0; end
else if (next state == AUTO GREEN) begin P R <=1'b1; P G <= 1'b0; A R <= 1'b0; A Y <= 1'b0; A G <= 1'b1; end
 \text{else if(next\_state == ACTIVE\_KEY) begin P\_R <= 1'b1; P\_G <= 1'b0; A\_R <= 1'b0; A\_Y <= 1'b0; A\_G <= 1'b1; end } 
 \text{else if(next\_state == AUTO\_YELLOW) begin $\overline{P}_R$ <= 1'b1; $\overline{P}_G$ <= 1'b0; $\overline{A}_R$ <= 1'b0; $\overline{A}_Y$ <= 1'b1; $\overline{A}_G$ <= 1'b0; end } 
else if(next state == AUTO_RED) begin P_R <= 1'b1; P_G <= 1'b0; A_R <= 1'b1; A_Y <= 1'b0; A_G <= 1'b0; end
else if (next state == PEOPLE GREEN) begin P R <= 1'b0; P G <= 1'b1; A R <= 1'b1; A Y <= 1'b0; A G <= 1'b0; end
else if(next state == PEOPLE END) begin P R <= 1'b0; P G <= period[23]; A R <= 1'b1; A Y <= 1'b0; A G <= 1'b0;
end //do symulacji użyto: P_G <= period[2];</pre>
else if(next state == AUTO \overline{\text{REDII}}) begin P R <= 1'b1; P G <= 1'b0; A R <= 1'b1; A Y <= 1'b0; A G <= 1'b0; end
else if (next state == AUTO RED YELLOW) begin P R <= 1'b1; P G <= 1'b0; A R <= 1'b1; A Y <= 1'b1; A G <= 1'b0; end
endmodule
```

4. Testbench

```
`default nettype none
`timescale 1 ns / 1 ns
module testbench();
reg R, C, AR, AY, AG, K, PR, PG;
lights ligInst ( .RST(R), .CLOCK(C), .KEY(K), .P_R(PR), .P_G(PG), .A_R(AR), .A_Y(AY), .A_G(AG));
initial begin
           R=0:
       #20 R=1;
end
initial begin
           K=0;
       #30 K=1;
       #20 K=0;
end
initial begin
          C=0;
end
always #2 C = \sim C;
endmodule
```

5. Wyniki symulacji



Rysunek 2 Przebiegi czasowe otrzymane w wyniku symulacji