Systemy komputerowe

Lista zadań nr 10

Na zajęcia 18 – 19 maja 2021


UWAGA! W trakcie prezentacji należy zdefiniować pojęcia oznaczone wytłuszczoną czcionką.

Zadanie 1. Rozważmy alternatywny sposób indeksowania pamięci podręcznej, w którym do wyboru numeru zbioru używa się nie środkowych bitów adresu, lecz najstarszych bitów. Dlaczego to podejście nie jest rozsądne?

Zadanie 2. Zwiększanie drożności pamięci podręcznej (przy stałych liczbie i rozmiarze bloku) *statystycz-nie* prowadzi do zredukowania współczynnika chybień. Niestety, istnieją patologiczne przypadki, w których zwiększanie drożności zwiększa ten współczynnik.

Rozważmy dwie organizacje pamięci, z mapowaniem bezpośrednim oraz dwudrożną, obydwie o tym samym rozmiarze bloku i tej samej liczbie bloków. Pamięć dwudrożna używa LRU jako polityki wymiany. Skonstruuj sekwencję dostępów do pamięci, która generuje więcej chybień w przypadku użycia pamięci podręcznej dwudrożniej, niż gdy pamięcią podręczną jest ta z mapowaniem bezpośrednim.

Zadanie 3. Wzorując się na slajdach z wykładu powtórz proces **translacji adresów** i adresowania pamięci podręcznej dla adresów: 0x027c, 0x03a9 i 0x0040 zakładając poniższy stan **TLB**, pamięci podręcznej i **tablicy stron**.



Zadanie 4. W tym zadaniu będziemy analizowali w jaki sposób system operacyjny musi aktualizować **tablicę stron** wraz z kolejnym dostępami do pamięci głównej. Załóż, że strony są wielkości 4KiB, TLB jest **w pełni asocjacyjne** z zastępowaniem LRU. Jeśli potrzebujesz **wtoczyć** (ang. *swap-in*) stronę z dysku użyj następnego numeru **ramki** (ang. *page frame*) większego od największego istniejącego w tablicy stron.

Dla poniższych danych podaj ostateczny stan TLB i tablicy stron po wykonaniu wszystkich dostępów do

pamięci. Dla każdej operacji dostępu do pamięci wskaż czy było to trafienie w TLB, trafienie w tablicę stron, czy też **błąd strony**.

VPN	Valid?	PPN	
VPIN	valid!		
0	1	5	
1	0	dysk	
2	0	dysk	
3	1	6	
4	1	9	
5	1	11	
6	0	dysk	
7	1	4	
8	0	dysk	
9	0	dysk	
10	1	3	
11	1	12	
12	0	brak	

Valid?	Tag	LRU	PPN
1	11	0	12
1	7	1	4
1	3	2	6
0	4	3	9

Poczatk	(014/1/	ctan	TIR
roczatr	OVVV	Stall	ILD

Adres
4669
2227
13916
34587
48870
12608
49225

Ciąg dostępów do pamięci

Początkowy stan tablicy stron

Uwaga: Wszystkie liczby w tym zadaniu podane są w systemie dziesiętnym.

Zadanie 5. Niech system posługuje się 32-bitowymi adresami wirtualnymi, rozmiar strony ma 4KiB, a rozmiar wpisu tablicy stron zajmuje 4 bajty. Dla procesu, który łącznie używa 1GiB swojej przestrzeni adresowej podaj rozmiar tablicy stron: (a) jednopoziomowej, (b) dwupioziomowej, gdzie katalog tablicy stron (czyli tablica stron pierwszego poziomu) ma 1024 wpisy. Dla drugiego przypadku – jaki jest maksymalny i minimalny rozmiar tablicy stron?

Zadanie 6. Jaka jest maksymalna wielkość **zbioru roboczego** procesu, dla którego nie będzie on generował nowych chybień w TLB? Rozważ wariant pesymistyczny i optymistyczny dla czterodrożnego TLB o 64 wpisach, stron o wielkości 4KiB i przestrzeni adresowej 2^{48} B. Jak zmieni się oszacowanie, jeśli zezwolimy na używanie dużych stron (ang. *huge pages*) o wielkości 4MiB?

Zadanie 7 (2pkty). Zdefiniuj format czteropoziomowej tablicy stron zaimplementowany w procesorach architektury x86-64. W jaki sposób tłumaczone są adresy wirtualne na fizyczne? Jaką przewagę ma taka taka tablica nad tablicą jednopoziomową? Opisz dokładnie format pola w tablicach każdego poziomu i wyjaśnij znaczenie bitów pomocniczych.

Wskazówka: Przeczytaj rodział 7.9.1 z podręcznika Computer Systems a Programmers Perspective 3e. Szczegóły można znaleźć w rodziale 4.5 wolumenu 3 dokumentacji procesorów Intel.

Zadanie 8. Na wykładzie przyjęliśmy, że translacja adresów jest wykonywana przed dostępem do pamięci podręcznej. Taki schemat określa się mianem pamięci podręcznej **indeksowanej** i **znakowanej adresami fizycznymi** (ang. *physically-indexed*, *physically-tagged*). Wyjaśnij jak zrównoleglić dostęp do TLB i pamięci podręcznej, stosując schemat pamięci indeksowanej wirtualnie i znakowanej fizycznie.

Zadanie 9 (2pkty). Na podstawie §31.1.4 książki "Memory Systems: Cache, DRAM, Disk" wyjaśnij jak przebiega mechanizm translacji adresów bazujący na odwróconej tablicy stron stosowany w architekturze PowerPC. Wymień wady i zalety tego rozwiązania w porównianiu do wielopoziomowej tablicy stron.