

Assuntos a serem tratados:


- Fluxo de desenvolvimento de projeto com *Field-Programmable Gate Arrays* (FPGAs).
- Ferramentas de automação de projeto eletrônico (*Electronic Design Automation*, EDA): Quartus e ModelSim.
- Conceitos de síntese e simulação funcional.
- Linguagens de descrição de *hardware* (*Hardware Description Languages*, HDLs).
- *VHSIC Hardware Description Language* (VHDL), bibliotecas (*libraries*) e pacotes (*packages*) padronizados.
- Modelo de descrição de um sistema digital em VHDL.

Objetivos:

- Identificar e interpretar as etapas de fluxo de projeto com FPGAs.
- Exercitar as etapas de fluxo de desenvolvimento de projetos com as ferramentas Quartus e ModelSim.
- Compreender os conceitos de análise e de síntese de sistemas digitais.
- Assimilar o conceito de simulação funcional.
- Conhecer os princípios de uma linguagem de descrição de *hardware*.

Atividade prática em sala de aula:

- **Construção do módulo *Coin Detector*.**



- 1) Crie um novo projeto no Quartus, considerando a família e o dispositivo FPGA presente na placa didática de desenvolvimento DE10-Lite, observando os seguintes cuidados:
 - Utilize como nome do projeto o mesmo nome do componente fornecido: **coin_detector**;
 - Crie o projeto em uma pasta de sua escolha, previamente criada. Em outras palavras, não utilize a pasta padrão sugerida pelo Quartus.
- 2) Adicione ao projeto criado o arquivo: **coin_detector.vhd**. Tal arquivo consiste na descrição de um detector de moedas em VHDL, capaz de reconhecer moedas de R\$ 0,25, R\$ 0,50 e R\$ 1,00 por meio de um código binário de 3 bits. O sistema digital valida apenas essas moedas específicas, gerando uma saída lógica igual a 1 quando uma moeda reconhecida é detectada. Qualquer outra moeda é considerada inválida.
- 3) Com o arquivo adicionado, analise o código em VHDL e compreenda o funcionamento do sistema digital.
- 4) Compile o sistema para o dispositivo FPGA definido na criação do projeto.

- 5) Explore as opções **RTL Viewer** e **Technology Map Viewer** no menu **Tools** → **Netlist Viewers**. Assim, responda:
 - Quais diferenças podem ser notadas entre os circuitos apresentados em ambas opções de visualização?
 - O circuito mostrado na opção **RTL Viewer** corresponde ao esperado?
- 6) Adicione ao projeto o arquivo de *testbench* (**tb_coin_detector.vhd**) fornecido e utilize-o para realizar a simulação funcional do sistema. Para isso, configure o Quartus para usar o ModelSim na simulação do sistema.
- 7) Execute a simulação funcional e verifique se o comportamento da saída corresponde ao funcionamento correto e esperado do circuito digital sintetizado.
- 8) Utilize a ferramenta **Pin Planner**, presente no Quartus, para associar as entradas e saídas do sistema digital aos pinos do FPGA. Para isso:
 - Consulte a tabela de pinos fornecida pelo manual da placa de desenvolvimento DE10-Lite;
 - Utilize as chaves seletoras da placa DE10-Lite como entradas e um dos LEDs da placa como saída.
- 9) Compile novamente o projeto para gerar o arquivo **.sof**, contendo o *bitstream* do sistema digital sintetizado com a pinagem definida. Em seguida, grave o projeto no FPGA utilizando o menu **Tools** → **Programmer**.
- 10) Verifique o funcionamento do sistema digital diretamente na placa de desenvolvimento.
- 11) Abra novamente o **Pin Planner** e exporte a pinagem criada por meio de **File** → **Export**. Assim:
 - Examine a estrutura do arquivo **.csv** gerado;
 - Verifique a correspondência entre as entradas e saída do projeto e os pinos atribuídos;
 - Observe que esse arquivo pode ser reutilizado futuramente por meio da opção **Import Assignments**.

Rubrica de avaliação:

1. Validação do sistema digital via simulação funcional: _____
2. Validação do sistema digital via implementação na placa DE10-Lite: _____