

Assuntos a serem tratados:


- Padrão IEEE 1164.
- Codificação binária e operadores lógicos aplicados à descrição de sistemas digitais.
- Paradigmas de programação concorrente em *VHSIC Hardware Description Language* (VHDL).
- Instruções de atribuição de sinais em VHDL: operador de atribuição ($\leq$), atribuições simultâneas e atribuição selecionada (*with select*).

Objetivos:

- Compreender a necessidade da criação do padrão IEEE 1164 e assimilar as suas particularidades.
- Entender o paradigma de programação concorrente e os fundamentos da linguagem VHDL.
- Construir sistemas digitais combinacionais utilizando operadores lógicos e estruturas de atribuição de sinais em VHDL, incluindo o operador " $\leq$ " e a estrutura *with select*.
- Assimilar o papel do *testbench* como ferramenta de simulação, validação e especificação funcional de sistemas digitais.

Atividade prática em sala de aula:

- Construção do módulo *Soda Selector*.



- 1) Construa um sistema digital responsável por selecionar o produto de uma determinada máquina de refrigerantes. Na máquina, os preços são cadastrados previamente e, como ela aceita apenas moedas de R\$ 0,25, R\$ 0,50 e R\$ 1,00, todos os valores dos produtos são múltiplos de R\$ 0,25. Assim, considere as seguintes bebidas e os seus respectivos preços:

- Guaraná Kwat: R\$ 2,50;
- Fanta Laranja: R\$ 2,75;
- Sprite Sem Açúcar: R\$ 3,00;
- Coca-Cola Original: R\$ 3,50.

Para o projeto digital, construa a sua respectiva tabela-verdade considerando uma entrada R de 2 *bits*, que seleciona a bebida, e uma saída S de 8 *bits*, correspondente ao preço codificado de cada bebida.

- 2) Analise a codificação utilizada na tabela-verdade e responda:
 - Os valores monetários foram representados como números inteiros?
 - Que formato de representação foi adotado para permitir a codificação de valores como R\$ 0,50 e R\$ 0,75?
- 3) Crie um projeto no Quartus denominado **soda_selector** em uma pasta previamente escolhida, selecionando a família e o dispositivo FPGA presente na placa didática de desenvolvimento DE10-Lite.
- 4) Crie o arquivo **soda_selector.vhd** contendo uma entidade com as mesmas especificações do componente **soda_selector** que foi previamente declarado no arquivo **tb_soda_selector.vhd**.
- 5) Implemente, no arquivo **soda_selector.vhd**, uma arquitetura em VHDL que descreva a lógica combinacional para o codificador **Soda Selector**. Para isso, faça uso de apenas operadores lógicos (*not*, *and*, *or*, *nand*, *nor*, *xor* e *xnor*).
- 6) Adicione ao projeto o arquivo de *testbench* (**tb_soda_selector.vhd**) fornecido e utilize-o para realizar a simulação funcional do sistema no ModelSim. Em seguida, analise as formas de ondas obtidas e verifique se o comportamento do sistema corresponde ao previsto
- 7) Altere o arquivo **soda_selector.vhd** para implementar o codificador **Soda Selector** utilizando a estrutura concorrente **with select**.
- 8) Execute novamente o *testbench* (**tb_soda_selector.vhd**) e compare o funcionamento das duas arquiteturas desenvolvidas. O resultado das simulações funcionais é o mesmo?
- 9) Caso seja necessário mudar o codificador **Soda Selector** para que seja capaz de selecionar 8 bebidas diferentes, ao invés de 4, como a arquitetura do projeto deveria ser modificada?
- 10) Utilize a ferramenta **Pin Planner**, presente no Quartus, para associar as entradas e saídas do sistema digital aos pinos do FPGA. Para isso:
 - Consulte a tabela de pinos fornecida pelo manual da placa de desenvolvimento DE10-Lite;
 - Utilize as chaves seletoras da placa DE10-Lite como entradas do selecionador de bebida e os LEDs da placa como as saídas correspondentes ao preço codificado.
- 11) Compile novamente o projeto para gerar o arquivo **.sof**, contendo o *bitstream* do sistema digital sintetizado com a pinagem definida. Em seguida, grave o projeto no FPGA utilizando o menu **Tools** → **Programmer**.
- 12) Verifique o funcionamento do sistema digital diretamente na placa de desenvolvimento.

Rubrica de avaliação:

1. Validação, por meio de simulação funcional, do sistema digital usando operadores lógicos: _____
2. Validação, por meio de simulação funcional, do sistema digital usando atribuição selecionada: _____
3. Validação, por meio da implementação na placa DE10-Lite, do selecionador de bebidas: _____