

Assuntos a serem tratados:

- Operações aritméticas com números sem sinal.
- Análise e identificação de condições de *overflow* em operações aritméticas.
- Conversão de diferentes tipos de dados em *VHSIC Hardware Description Language* (VHDL).
- Simulação funcional de um sistema digital por meio da elaboração e utilização de um *testbench*.

Objetivos:

- Construir um somador genérico usando operadores aritméticos em VHDL.
- Realizar operações numéricas com números sem sinal.
- Compreender os mecanismos de conversão de tipos (*type casting*) em VHDL.
- Desenvolver um *testbench* para a validação funcional de componentes e sistemas digitais.

Atividade prática em sala de aula:

- Construção do módulo *Adder*.




Figura 1 – Caminho de dados que contém o componente *Adder*.

1) Criação e configuração do projeto

- Crie um projeto no Quartus denominado ***adder*** em uma pasta previamente escolhida, selecionando a família e o dispositivo FPGA presentes na placa didática de desenvolvimento *DE10-Lite*;
- Crie o arquivo ***adder.vhd*** contendo uma entidade com as mesmas especificações de entrada e saída do componente ***adder*** indicado na figura acima. No entanto, vale salientar que a entidade criada deve ter interface definida para comportar entradas e saídas de tamanho genérico, com valor padrão de 4 bits;
- Implemente, no arquivo ***adder.vhd***, uma arquitetura em VHDL para um somador, de modo que $S=A+B$;
- Compile a descrição do sistema para o dispositivo FPGA definido no início do projeto;
- Acesse a opção ***RTL Viewer*** no menu ***Tools*** → ***Netlist Viewers*** e observe se o diagrama mostrado é coerente com o esperado;
- Relatório de respostas:** crie um arquivo de respostas com o nome dos dois alunos e inclua um *print* do diagrama RTL para a respectiva questão;

2) Simulação

- a. Realize a simulação funcional do somador no ModelSim, a partir da criação de um arquivo de *testbench* denominado ***tb_adder.vhd***. Elabore um conjunto de estímulos capaz de verificar o funcionamento do circuito para diferentes combinações de valores nas entradas, incluindo obrigatoriamente situações em que o resultado da soma ultrapasse o maior valor que pode ser representado com 4 *bits*;
- b. Analise as formas de onda obtidas e verifique se os resultados observados correspondem aos valores esperados. Durante a análise da simulação, utilize o recurso ***Radix*** do ModelSim para visualizar os sinais em diferentes bases de representação;
- c. **Relatório de respostas:** para a respectiva questão, inclua um *print* do resultado da sua simulação (lembre-se de aplicar o ***zoom full***); especifique quais as combinações foram testadas e discuta o resultado obtido. Explique o que ocorre com o resultado quando a soma excede o limite de representação de 4 *bits*.

3) Alteração de projeto e validação prática

- a. Altere o arquivo ***adder.vhd*** para que o sistema digital construído comporte a indicação de um *bit* de *overflow*;
- b. Altere também o arquivo de *tesbench* para permitir a análise do bit de *overflow*, simule e valide sua alteração;
- c. **Relatório de respostas:** para a respectiva questão, inclua um *print* do resultado da sua simulação (lembre-se de aplicar o ***zoom full***).

4) Gravação na FPGA e validação prática

- a. Compile o projeto alterado para gerar o arquivo ***.sof***, contendo o *bitstream* do sistema digital sintetizado. Em seguida, grave o projeto no FPGA utilizando o menu ***Tools*** → ***Programmer***;
- b. Verifique o funcionamento do sistema digital diretamente na placa de desenvolvimento;
- c. Agora, utilize a ferramenta de configuração de pinos no menu ***Assignments*** → ***Pin Planner***, presente no Quartus, para associar as entradas e saídas do sistema digital aos pinos do FPGA. Para isso:
 - Consulte a tabela de pinos fornecida pelo manual da placa de desenvolvimento DE10-Lite;
 - Utilize as chaves seletoras da placa DE10-Lite como entradas e um dos LEDs da placa como saída.
- d. Compile novamente o projeto para gerar o arquivo ***.sof***, contendo o *bitstream* do sistema digital sintetizado com a pinagem definida. Em seguida, grave o projeto no FPGA utilizando o menu ***Tools*** → ***Programmer***;
- e. Verifique o funcionamento do sistema digital diretamente na placa de desenvolvimento;
- f. Faça o *upload* do arquivo de respostas no Moodle, dentro da tarefa prática proposta, com o nome dos dois alunos. Inclua também o arquivo ***adder.vhd***.

5) Para ser utilizado nas próximas práticas

- Salve o projeto criado em um drive particular ou no pen drive. Esse projeto será utilizado futuramente.

Rubrica de avaliação:

1. Validação, via simulação funcional, do somador de 4 *bits*: _____
2. Validação, via implementação na placa DE10-Lite, do somador de 4 *bits* com indicador de *overflow*: _____