

Assuntos a serem tratados:


- Descrição de sistemas sequenciais em *VHSIC Hardware Description Language* (VHDL).
- Uso de processo (*process*) para modelar comportamentos de circuitos lógicos.
- Instrução de execução condicional de um ou mais comandos sequenciais usando a construção *if else*.
- Criação de *flip-flops* e registradores em VHDL.
- Modelos de representação de um sistema digital em VHDL: comportamental, fluxo de dados e estrutural.

Objetivos:

- Aprender a criar *flip-flops* e registradores usando VHDL.
- Identificar quando é necessário o uso de processo na criação de sistemas digitais.
- Saber identificar os diferentes modelos de descrição em VHDL.
- Compreender quando e como utilizar cada modelo de representação de um circuito lógico em VHDL.

Atividade prática em sala de aula:

- Construção do módulo *Total*.



1) Criação e configuração do projeto

- a. Crie um projeto no Quartus denominado *flip_flop_d* em uma pasta previamente escolhida, selecionando a família e o dispositivo FPGA presentes na placa didática de desenvolvimento DE10-Lite;
- b. Crie o arquivo *flip_flop_d.vhd* contendo a descrição de um *flip-flop D* com uma entrada de dados (*i*), uma entrada de carregamento de dados (*ld*) síncrona e ativa em nível lógico alto, uma entrada de *reset* (*clr*) assíncrona e ativa em nível lógico alto, e uma saída (*q*). Em outras palavras, valor presente na entrada *i* deverá ser armazenado na saída *q* quando *ld* estiver em nível lógico alto, respeitando o sinal de *clock*. Quando *clr* estiver em nível lógico alto, a saída *q* deverá ser imediatamente zerada, independentemente do sinal de *clock*;
- c. Compile a descrição do sistema para o dispositivo FPGA definido no início do projeto;
- d. Acesse a opção **RTL Viewer** no menu **Tools** → **Netlist Viewers** e observe se o diagrama mostrado é coerente com o esperado;
- e. **Relatório de respostas:** crie um arquivo de respostas com o nome dos dois alunos e inclua um *print* do diagrama RTL para a respectiva questão;

2) Alteração de projeto e validação prática

- Crie um novo projeto no Quartus denominado **total**. Crie um arquivo denominado **total.vhd** contendo a descrição de um registrador genérico com base no conhecimento adquirido na criação do *flip-flop D*. A entrada *i* e saída *q* deverão ser do tipo **std_logic_vector**, com largura de *W bits*. Assim como no *flip-flop D*, o registrador deverá conter uma entrada de carregamento de dados (*ld*) síncrona e ativa em nível lógico alto, e uma entrada de limpeza (*clr*) assíncrona e ativa em nível lógico alto;
- Compile a descrição do sistema para o dispositivo FPGA definido no início do projeto. Em seguida, explore as opções **RTL Viewer** e **Technology Map Viewer** no menu **Tools** → **Netlist Viewers**, e determine se os diagramas mostrados são coerentes ao esperado;
- Escreva um *testbench* (**total_tb.vhd**) para testar, no ModelSim, a descrição VHDL do registrador *total* sintetizada para *W = 8* usando a construção **generic map**. No seu *testbench*, experimente gerar os estímulos do *clock* conforme indicado abaixo:

```
-- Declaração sinais
signal my_clock: std_logic := '0';
...

begin
    -- Instanciação do registrador
    ...

    -- Clock com período de 10 ns
    my_clock <= not my_clock after 5 ns;

    -- Geração dos estímulos
    stimulus : process
    begin
        ...
    end process;
end;
```

Ao empregar essa forma de geração do *clock*, lembre-se de limitar o tempo total da simulação funcional para evitar que a simulação seja executada indefinidamente.

- Realize a simulação funcional no ModelSim, analise as formas de ondas obtidas e verifique se o comportamento do registrador corresponde ao previsto. Certifique-se de testar:
 - Limpeza assíncrona inicial;
 - Carregar valor na próxima borda de subida (use 0xA5 como exemplo);
 - Desabilitar o carregamento e alterar a entrada (use 0x3C como exemplo);
 - Habilitar o carregamento da entrada (mantém 0x3C);
 - Limpeza assíncrona entre bordas do clock;
 - Qualquer outra situação pertinente.
- Para o projeto **total**, utilize a ferramenta **Pin Planner**, presente no Quartus, para associar as entradas e saídas do sistema digital aos pinos do FPGA, compile novamente o projeto, gere o arquivo **.sof** contendo o *bitstream* do sistema digital sintetizado com a pinagem definida, grave o projeto no FPGA utilizando o menu **Tools** → **Programmer** e verifique o funcionamento do registrador na placa de desenvolvimento;
- Verifique o funcionamento do sistema digital diretamente na placa de desenvolvimento;
- Relatório de respostas:** inclua um *print* do diagrama RTL para a respectiva questão e um *print* da simulação. Especifique quais condições foram avaliadas no *testbench*;

3) Responda

- Até então, havíamos desenvolvido os seguintes módulos: **Coin Detector**, **Soda Selector**, **Comparator** e **Adder**. Hoje, construímos o registrador **Total**. Com base na implementação desses módulos, identifique quais modelos de representação de sistemas digitais — comportamental, fluxo de dados e/ou estrutural — foram utilizados em cada caso. Justifique.

4) Para ser utilizado nas próximas práticas

- Salve o projeto criado em um drive particular ou no pen drive. Esse projeto será utilizado futuramente.

Faça o *upload* do arquivo de respostas no Moodle, dentro da tarefa prática proposta, com o nome dos dois alunos. Inclua também os arquivos desenvolvidos (**flip_flop_d.vhd**, **total.vhd** e **total_tb.vhd**).

Rubrica de avaliação:

Descrição do *flip-flop D*: _____

Validação do registrador via simulação funcional: _____

Validação do registrador via implementação na placa DE10-Lite: _____