


A
GND
Y
V_{DD}
Gate
Gate
p+
Substrate Tap
n+
Source
n+
Drain
p+
Drain
p+
Source
n+
Well Tap
nMOS Transistor
pMOS Transistor
n-well
p-substrate
SiO_2
n+ diffusion
p+ diffusion
polysilicon
metal1


A
GND
V_{DD}
Y


(a)
GND
Substrate Tap
nMOS Transistor
Y
pMOS Transistor
Well Tap
V_{DD}
(b)
n-well
(c)
Polysilicon
(d)
n+ Diffusion
(e)
p+ Diffusion
(f)
Contact
(g)
Metal


Criação do *n-well*



Oxidação para formar a camada de SiO_2 :




Fotoresiste (sensível à luz):






Exposição à luz usando a máscara do *n-well*:






Exposição à luz usando a máscara do *n-well*:




Óxido é corroído com ácido onde não há fotoresiste:



Fotoresiste restante é corroído usando uma mistura de ácidos:



n-well é formado no substrato na região não protegida pelo óxido por difusão ou implantação iônica:




Óxido remanescente é removido:




Criação das portas (*gates*)


Polissilício cresce sobre uma camada fina de óxido por deposição de vapor:




Padrão é feito novamente com fotoresiste e com a máscara de polissilício:




Para criar as regiões n+, uma camada de óxido é formada:




e padronizada com a máscara da difusão n+ para expor as áreas onde os dopantes são necessários:




As regiões n+ são formadas por implantação iônica. Observar que a porta protege a região do canal.




Óxido é removido:




Processo é repetido com a máscara de difusão p:



Óxido de campo isola o *wafer* do metal e o padrão é feito com a máscara dos contatos:



Finalmente, é feita a deposição de alumínio, de acordo com o padrão da máscara de metal, e o plasma remove o metal excedente, completando o processo.



Layout Design Rules (Regras de Projeto)


- Descrevem tamanhos e distâncias mínimas aceitáveis para um determinado processo de fabricação
- Regras escaláveis são importantes para migrar entre diferentes processos
- Parâmetro λ caracteriza a resolução do processo e é definido como metade do comprimento mínimo do canal do transistor. Ex: para 0.18 μm, λ = 0.09 μm
- Dimensões são arredondadas para múltiplos inteiros de λ: mesmo *layout* pode ser representado em outro processo simplesmente definindo um novo valor para λ

MOSIS (Regras de Projeto)


- Serviço de prototipação de baixo custo que usa a abordagem MPW (*multi-project wafer*) para dividir os custos de fabricação das máscaras e dos chips entre diversos usuários
- Regras de projeto englobam vários processos de fabricação
- Descrevem:
  - Largura mínima para evitar quebras em trilhas
  - Espaçamento mínimo para evitar curtos entre trilhas
  - Sobreposição mínima para garantir que duas camadas estão completamente sobrepostas

Espaçamento mínimo de 4λ para metal e difusão

Largura do polissilício: 2λ




Espaçamento entre polissilícios e contatos entre si: 2λ





W/L = 4/2
0.6 μm -> λ = 0.3 μm, W = 1.2 μm e L = 0.6 μm

Contatos com área 2λ x 2λ, envoltos por camada de 1 λ

N-well envolve o pMOS em 6 λ
a distância até o nMOS é de 6 λ








- Transistor unitário: W e L mínimos
- pMOS é geralmente maior que o nMOS (lacunas são mais lentas que elétrons)
- Em sistemas digitais usa-se tipicamente transistores com L mínimo (mais rápidos, menores e consomem menos)

Layout de Portas

- A ideia é minimizar a área
- Estilo *standard-cells*: 4 trilhas horizontais (metal GND, difusão n, difusão p e metal VDD), e trilhas verticais para formar as portas dos transistores
- Trilhas de metal para conectar os transistores



Layout de Portas

- NAND3
- Separação de 4λ entre portas
- Altura: 36 λ
- Transistores com W = 4λ
- Entradas podem ser roteadas com metal e vias entre camadas (evitar usar polissilício)

pMOS em paralelo

