UNIVERSIDADE DE BRASÍLIA
FACULDADE DE CEILÂNDIA
CURSO DE GRADUAÇÃO EM TERAPIA OCUPACIONAL

MARCOS ANTONIO DA SILVA JÚNIOR

RELATÓRIO LABORATÓRIO 2

Projeto Circuitos Integrados Digitais

Brasília - DF
2026

Este relatório vista exemplificar a criação de um circuito que implemente uma porta lógica do tipo inversora utilizando para isto dois transistores, um do tipo n e outro do tipo p criando o primeiro CMOS (*Combined Mosfests*) nos laboratórios da disciplina.

Inicialmente, sabendo que a condutância é diferente para os tipos de transistores e que isto influência no tamanho do transistor (em geral transistores do tipo p precisam ser maiores que do tipo n para uma mesma tensão de overdrive e comprimento de canal), precisamos definir qual o tamanho do transistor do tipo p usaremos para termos tempos de respostas equivalentes entre os dois transistores.

Executamos portanto uma simulação em que a tensão inserida no transistor aumenta de 0V até 1V, e colocamos para o programa Cadence efetuar a simulação para 7 diferentes tamanhos de transistor variando de 120n a 270n no qual podemos ver o resultado na figura a seguir:





Figura 1: Curva_Size_pmos

Analisando o resultado vemos claramente que o tamanho de 145n (linha amarela) atinge a melhor marca quando analisamos o ponto de 50% da voltagem.

Usando portanto o valor de 145n para o transitor do tipo p efetuamos os ajustes finais e montamos o circuito do inversor:





Com o circuito inversor montando, efetuamos uma analise do tipo transiente quanto aos tempos de queda e subida das ondas quadradas geradas pelo sinal do vpulse colocado no circuito tanto na entrada quanto na saída do inversor (cabos *in* e *out* da figura). Adicionalmente foi realizado a mesma analise para todos os tamanhos do transistor tipo p e analisado as diferenças nos tempos encontrados que são expostos na tabela a seguir:


Wp (nm)	Tf (ps)	Tr (ps)
120	117,4	161,4
145	117,7	138,8
170	117,7	120,6
195	117,9	108,2
220	118,1	97,6
245	118,6	89,2
270	119	81,9


Vemos claramente que o tempo de subida da onda quadrada é muito mais afetado com a alteração do tamanho do transistor do que a onda de decida e que apesar do transistor de 145n ter efetuado a melhor marca ao analisar o ponto médio da tensão, usando o transistor de 170n vemos que os tempos de decida e subida são mais próximos.


A seguir estão as evidencias coletadas para todos os tamanhos do transistor.








Applications Places Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
Thu 08:39
Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
File Edit View Graph Axis Trace Marker Measurements Browser Window Tools Help
cadence
inversor_inv_testbench_1
Transient Response
Thu Sep 10 08:34:16 2026
/in
/out
/out 120.0n
/out 145.0n
/out 170.0n
/out 195.0n
/out 220.0n
/out 245.0n
/out 270.0n
52.0358ps
5.22252ns
10.0522ns
15.2225ns
900.0mV
H3
169.825ps
5.1019ns
10.1699ns
15.1019ns
100.0mV
H1
V (V)
time (ns)
0.0
5.0
10.0
15.0
20.0
Trace: /out (w=1.7e-07); History: ExplorerRun.0; Test: inversor_inv_testbench_1; Design Point: 3; Corner: nom
alunos@labsspc06...
Virtuoso® Studio I...
Evidencias
pcid-lab2.docx
Library Manager: D...
Virtuoso® ADE Ex...
Virtuoso (R) Visual...


Applications Places Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
Thu 08:40
Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
File Edit View Graph Axis Trace Marker Measurements Browser Window Tools Help
cadence
inversor_inv_testbench_1
Transient Response
Thu Sep 10 08:34:16 2026
/in
/out
/out 120.0n
/out 145.0n
/out 170.0n
/out 195.0n
/out 220.0n
/out 245.0n
/out 270.0n
52.3429ps
5.2088ns
10.0523ns
15.2088ns
900.0mV
H3
170.125ps
5.1006ns
10.1702ns
15.1006ns
100.0mV
H1
V (V)
time (ns)
0.0
5.0
10.0
15.0
20.0
Fit Smith
alunos@labsspc06...
Virtuoso® Studio I...
Evidencias
pcid-lab2.docx
Library Manager: D...
Virtuoso® ADE Ex...
Virtuoso (R) Visual...


Applications Places Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
Thu 08:40
Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
File Edit View Graph Axis Trace Marker Measurements Browser Window Tools Help
cadence
inversor_inv_testbench_1
Transient Response
Thu Sep 10 08:34:16 2026
/in
/out
52.4928ps
5.19728ns
10.0524ns
15.1973ns
900.0mV
170.855ps
5.09966ns
10.1705ns
15.0997ns
100.0mV
H3
H1
V (V)
time (ns)
Trace: /in (w=1.95e-07); History: ExplorerRun.0; Test: inversor_inv_testbench_1; Design Point: 4; Corner: nom


Applications Places Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
Thu 08:41
Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
File Edit View Graph Axis Trace Marker Measurements Browser Window Tools Help
cadence
inversor_inv_testbench_1
Set POI Criteria
Transient Response
Thu Sep 10 08:34:16 2026
/in
/out
52.5788ps
5.18785ns
10.0527ns
15.1879ns
900.0mV
171.149ps
5.09875ns
10.1713ns
15.0987ns
100.0mV
H3
H1
V (V)
time (ns)
Trace: /in (w=1.2e-07); History: ExplorerRun.0; Test: inversor_inv_testbench_1; Design Point: 1; Corner: nom


Applications
Places
Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
Thu 08:41
Virtuoso (R) Visualization & Analysis XL: inversor inv_testbench maestro
File Edit View Graph Axis Trace Marker Measurements Browser Window Tools Help
cadence
inversor_inv_testbench_1
Transient Response
Thu Sep 10 08:34:16 2026
Name
Vis
/in
/out
/out 120.0n
/out 145.0n
/out 170.0n
/out 195.0n
/out 220.0n
/out 245.0n
/out 270.0n
V (V)
1.0
0.75
0.5
0.25
0.0
52.7641ps
5.17992ns
10.0528ns
15.1799ns
900.0mV
171.62ps
5.098ns
10.1718ns
15.098ns
100.0mV
H3
H1
0.0
5.0
10.0
15.0
20.0
time (ns)
Combine All Analog Traces
alunos@labsspc06...
Virtuoso® Studio I...
Evidencias
pcid-lab2.docx
Library Manager: D...
Virtuoso® ADE Ex...
Virtuoso (R) Visual...