
# Circuitos lógicos secuenciales

Tema 9

# Contenidos

Registros

## Circuitos lógicos secuenciales




#### Tipos de registros

#### □ Latches

- Circuitos sensibles a nivel: se transfiere la entrada al estado cuando el reloj está en alta (baja) modo transparente
- La entrada muestreada antes del flanco negativo (positivo) de la señal de reloj se mantiene estable cuando el reloj está en baja (alta) - modo hold
- □ Registros (flipflops)
  - Circuitos sensibles a los flancos que muestrean las entradas en las transiciones de reloj
    - flanco positivo:  $0 \rightarrow 1$
    - flanco negativo:  $1 \rightarrow 0$
  - Se construyen mediante latches (e.g., flipflop master-slave)

#### Inversores en cascada





Es necesario poder cambiar el valor del estado almacenado


- Se puede hacer mediante un pulso de disparo en V<sub>i1</sub> o V<sub>i2</sub>
- La anchura del pulso debe ser un poco mayor que el retardo de propagación a lo largo del lazo (dos veces el retardo de un inversor)

#### Dos estrategias:


- On-line (usado en SRAM)
- Off-line (latch basado en mux)








J	К	Q	Q
0	0	Q	IQ
1	0	1	0
0	1	0	1
1	1	IQ	Q




#### Latches basados en multiplexos

Se cambia de estado rompiendo el lazo de realimentación



Latch negativo

Transparente cuando el reloj está en baja




Latch positivo

Transparente cuando el reloj está en alta


## Latches basados en multiplexos clk Q clk Multiplexo B Muestreo de la entrada (modo transparente) clk clk Latch Q D $\overline{\operatorname{clk}}$ realimentación clk (modo hold)


#### Inconvenientes de carrera en los latches




¿Qué valor de B se almacena?


#### Solución: Flipflop disparado por flanco (Master-Slave)







#### Propiedades de temporización del master-slave



Tiempo de set-up  $(t_{su})$  - tiempo anterior al flanco positivo para el que los datos de entrada D deben ser válidos

Retardo de propagación – tiempo que tarda QM en propagarse a Q

Tiempo de mantenimiento (t<sub>hold</sub>) — tiempo que la entrada D debe mantenerse estable después del flanco positivo de reloj

#### Propiedades de temporización del master-slave

Asumiendo que los retardos de propagación son tpd\_inv (inversores) y tpd\_tx (puertas de transmisión) y que el retardo del inversor para derivar clk a partir de clk es 0

Tiempo de set-up  $(t_{su})$  - tiempo anterior al flanco positivo (negativo) para el que los datos de entrada D deben ser válidos

$$3 * t_{pd_inv} + t_{pd_tx}$$


Retardo de propagación (t<sub>prop</sub>) - tiempo que tarda QM en propagarse a Q

$$t_{pd\_inv} + t_{pd\_tx}$$

Tiempo de mantenimiento (t<sub>hold</sub>) – tiempo que la entrada D debe mantenerse estable después del flanco positivo (negativo) de reloj


cero

# Registro dinámico




$$t_{su} = t_{pd\_tx}$$
 $t_{hold} = 0$ 
 $t_{c-q} = 2 t_{pd\_inv} + t_{pd\_tx}$ 


Clock Skew (sesgo de reloj): Fenómeno observado en circuitos síncronos cuando las señales de reloj no llegan al mismo tiempo a las diferentes componentes del sistema




Puede producir problemas de funcionamiento a nivel de registro:




#### Registros insensibles al clock-skew






#### Registros insensibles al clock-skew



Solapamiento 0-0

#### Registros insensibles al clock-skew



Solapamiento 1-1