# TEMA 4: ELECTRÓNICA EN ESTADO SÓLIDO

#### TEORÍA DE BANDAS:

Si los átomos están lo suziciontemente alejados, cada e- se encuentra en un nivel de energía determinado (todos los átomos del mismo elemento, siempre que esten aislados, presentan exactamente la misma configuración electrónica).

Cuando se juntan varios átomos del mismo elemento para formar un sólido los e- sienten la atracción de: sus propos nucleos + los demás nucleos >> => Sus niveles de energía cambian -> en vez de ser identicos, se convierten en una sene de niveles de enirgia cercanos con un espacio entre ellos >>

⇒ Bandas de energía.


Banda de valencia ⇒ Banda más alta con e
Banda de conducción ⇒ Banda siguiente a la de valencia

Conductores: Banda de valencia parcialmente llena -> si se aplica energía tërmica, los e pueden saltar a los huecos Ganda de Conducción cercanos -> si aplicamos también un campo electrico, los e- pueden saltar de un hueco al siguiente => conducción de corriente (corriente de arrastre)

<u>Alislantes</u>: Banda de valencia llena y el "gap" (diferencia de energía entre la banda de valencia y la banda de conducción) Banda de conducción es grande -> al aplicar un compo eléctrico, los e- no se pueden mover- la capa de valencia El gap es demasado grande -> los e- no pueden saltar a la

## Semiconductores intrinsecas: similares a los aislantes, pero con un gap mucho menor

-> a te ambiente, habra algunos e- con la energia suficiente para saltar a la banda de conducción -> saltan entre las huecos => generan corriente (ver apéndice)



€ Asī, los huecos que dejan en la banda de valencia también se pueden mover Para hacer los semiconductores más útiles => dopar (añadir átomos de impuridad)

### Semiconductores extrinsecas:

## Semiconductor tipo N

Por ejemplo, en el Si) se puede añadir un pequeño número de átomos

de P -> similar al Si pero con un e- extra en la capa de valencia.


La Está justo bajo la banda de conducción Banda de Si añademos energia térmica, conducción

estos e pueden saltar a la banda de conducción y


Este tipo de semiconductor se dice que es de tipo N debido a que la mayoría de cargos en movimiento son negativas  $(e^-)$ . 0jo!  $\Rightarrow$  el semiconductor "per se" es elèctricamente

## Semiconductor tipo P

Se dopa el Si con B, que posee un er de valencia



Cy Crea un nuel vacio encima de la banda de valencia.



Si añadomos energia térmica, los e- de la banda de valencia pueden saltar→dejan huecos→ responsables de conducir corriente (mayoria de las cargas moviles = positivas)

APÉNDICE DE CONCEPTOS CLAVE:

Semiconductores intrinsecos tienen la misma concentración de e- en la banda de conducción (n) y de huecos en la banda de valencia (p)  $\Rightarrow$  n = p = n.

Semiconductores extrinsecos: no tienen la misma concentración de e- en la banda de conducción (n) y de huecos en la banda de valencia (p)  $\Rightarrow$   $n \neq p$  pero  $n \cdot p = n_i^2$ 

Generación: proceso por el cual un e- situado en la capa de valencia absorbe energía suficiente para superar el gap de energías y alcanzar (a banda de conducción

Recombinación: proceso por el cual un ez y un hueco se anguilan => Sucede cuando un ez de la banda de conducción ocupa un hueco en la banda de valencia, liberando el exceso de enurgía.

Corriente de arrastre: es la que se genera cuando los e- y los huecos se ven afectados por la presencia de un campo eléctrico o una diferencia de potencial.

Corriente de difusión: es la que se genera debido a la tendencia de las partículas cargadas a distribuirse debido a su constante movimiento de origen térmico, emigrando hacia regiones de baja concentración. La corriente de huecos va en el sentido de la disminución de la concentración, y la de los e- va al revês.

## Aplicación de n.p=ni y n=p=ni.

n = concentración de e- en la banda de conducción p = concentración de huecas en la banda de valencia ni = concentración intrinseca (depende del material)

## Conductividad y resistividad $\Rightarrow \sigma = \rho^{-1} = q(n\mu_n + \rho\mu_p)$ .

6 = conductividad

p = resistividad = 1

q = carga de las particulas portadoras de corriente

µn = movilidad de e-

μρ = movilidad de huecos

## TEMA 5. DISPOSITIVOS SEHICONDUCTORES: EL DIODO


#### UNIÓN PN:

Si juntamos un semiconductor tipo P y otro tipo N, sin necesidad de que estén conectados a un circuito, algunos e se difusarán del tipo N al tipo P, cayendo en los huecas

del tipo P, para disminuir el gradiente.

-> Ocurre un proceso de recombinación masivo
que hace que el tipo P esté ligeramente
cargado nugativamente, y el tipo N,
cargado positivamente >> se crea un

zona de contacto.



campo electrico => Aparece una barrera de potencial

Los e-siguen difusandose hasta que el campo eléctrico es tan grande que les impide cruzar de un semiconductor al otro >> Zona de vaciamiento: area sin portadores de cargas móviles >> no hay e- en la capa de conducción, ni huecas en la capa de valencia. Actually: la corriente de arrastre iguala a la corriente de difusión (Ja=Jd).

POLARIZACIÓN INVERSA: aplicamos un potencial externo al diodo (bateria) con el mismo signo que el potencial de contacto. Debido a esto, los esta de la zona N hacia el polo positivo de Vext > aumenta la carga iónica en la

En el otro lado, los e son repelidos desde el terminal rugativo de Vext > viajan hacia el tipo P >

recombinación. Los e saltan hasta alcanzar la zona de vaciamiento > carga estática
rugativa

=> Asi, la barrera de potencial aumenta -> mayor oposición a las cargas

Ojo! La corriente no es nula > Corriente de saturación en inversa (Is): corriente muy pequeña generada debido al desbalanceo de la corriente de difusión (Id) y la corriente de arrastre (Ia)(Ia>Id) > los huecos y e- que aparecen en la región de vaciamiento (debido a procesos de generación espontánea) son trasladados a la región donde son mayoritarios debido al campo eléctrico.

Polarización directa: aplicamos un potencial externo al diodo, en sentido contrario al del potencial de contacto

Debido a esto, los e- libres viajan desde la Vext

hasta la zona N, la atraviesan, y alcanzan la

región de vaciamiento > estos e- neutralizan parcialmente


la carga cónica > la región de vaciamiento se estrecha y el potencial de contacto disminuye

Mayor movimento de cargos móviles (e hacia la zona P y huecos hacia la zona N) => corriente de dijusión muy elevada -> diodo en conducción (Ja < Jd)

### EL DIODO:

Solo permite la circulación de corriente en un solo sentido.

Diodo ideal: junciona como un conmutador



Ejemplo: V=5V y R=1K. \( \text{L} \)

1°. ¡Diodo en ON o OFF?

1°. ¡Diodo en ON o OFF?

SI el diodo està OFF, la I que circula por él es nula => Id=0

L>El circuito queda abierto: 

Pero tenemos que V=5V=Vd => Vd>O=>El diodo no puede estar OFF

El diodo tiene que estar ON:

Tenemos que V-Id:R=0 -> Id=5mA>O=> Diodo ON

Vd=OV Corriente

Ohm: V=RI

Ohm: V=RI


Caida de tensión (O pq funciona como un conmutador)

### Diodo con tensión de despegue (V2): solo se activa si se llega a una tensión mínima

Ejemplo: V=5V y R=1K-IZ

Proposition of the state of the

## TEMA 6 DISPOSITIVOS SEHICONDUCTORES: EL TRANSISTOR




La corriente entre la quente y el drenador (ID). ID = g(W/L)


- \* Tensión umbral (VTH) Es el voltaje a partir del cual se crea un canal, es decir, la corriente gluye de la fuente al drenador
- \$ Qui significa la N y la P? Se refiere al tipo de semiconductor extrinseco del que estan formadas las regiones que rodean la puerta (la fuente y el drenador).

## TEMA 7. MÉTRICAS DE CALIDAD

#### Caracterización de un circuito lógico:



#### Retardos de propagación:



CL: capacidad de salida del inversor sumada a las
capacidades de entrada de las puertas a las que está conectada.
 Determina los retardos del circuito.

estática -> gugas (circuito en situación estable)

Disipación de potencia - dinámica -> transición entre estados -> - CL, -VDD, - 80

de transición/cortocircuito -> depende del CL (ganout) (al revis de la Pdinámica)

#### Aplicaciones del inversor:


#### Propiedad regenerativa del inversor:

permite que una señal perturbada
(que puede haberse degradado hasta
el punto en al que no se diferencia bien
un '0' de un'1') converja de nue uo
a un nul. de tensión nominal (donde
se diferencian al'0' del '1')



#### Cadena de inversores:

Para reducir los retardos → se añaden + inversores de modo que el segundo es s veces + grande que el primuro, el tercero s² veces + grande...




#### Oscilador:

Lazo cerrado con un n- impar (N) de inversores.

## TEMA 8. CIRCUITOS LOGICOS COMBINACIONALES


#### Lógica CMOS complementario:


Esta construïdo por 2 bloques de transistores.



Implementación a partir de gunción y viceversa:

Implementamos primero la PDN (NHOS) de menos a mão, y luego lo replicamos al revões en la PUN (PHOS). (Ver ejemplo)





## Logica de transistor de paso complementaria (CPL): Propiedades.

- · Légica muy compacta
- NMOS transmite un'0' querte y un '1' débil ⇒ cuando la entrada de un NMOS es alta ('1' (ógico), la resistencia entre la quente y el drenador en el NMOS es alta →

→no produce corriente significativa.

Cuando la entrada es baja ('0' lógico) el NMOS se activa y conduce corriente entre la quente y el drenador.

PMOS transmite un '1' fuerte y un '0' débil ⇒ cuando
(a entrada es alta, cl PNOS se activa y conduce
corriente ('1' fuerte); y cuando es baja, el PMOS
está desactivado → '0' débil

#### Propiedades:

D PUN SON


- · Fiabilidad -> Salidas siempre bien definidas SPDN = ON
- · Salida negada → OUT = AB+C+···
- · 2 transistores por input = 1 PMOS + 1 NMOS
- Los transistores en serie resultan en un circuito más lento que en paralelo → transistores en sene = RT mayor

Redimensionado de transistores para obtener retardos simétricos:

- 1º. Asumimos que s=1 para todos les transistores
- 2. Calculamos los peores cosos para 0-1 y L>0 (miramos tplh y tphl en los caminos + largos)
- 3º Para cada R, calculamos s para que la suma de las R sea igual a RT
- 4°. Hiramos que (a RT de los demãs caminos sea ≤

  S Ver gemplo

## Ejemplo: F = D+A (B+C)



Toma mos Rp = 2RN = 2R para tam. min. Peor caso '0'-0'1' : RT = Rp + Rs + RcRT = 2p + 2R + 2R = 6R = R

$$RT = \frac{2a}{s} + \frac{2R}{s} + \frac{2R}{s} = \frac{6R}{s} = R$$

$$L_s = \frac{1}{s}$$

## TEMA 9. CICUITOS LÓGICOS SECUENCIALES



- · Se activan con reloj en alba/baja
- Señal combia
   modo transporente (HIGH)
- · Señal se mantiene L'modo hold (LOW)
- Inconveniente → podria cambiar el valor varias veces en un ciclo


Salucion

- · Se activan en los flancos (positivo o negativo)
- Se construyen mudiante latches
- ·Son mæs útiles

Biestable disparado por flanco (master-slave)


Compuesto por 2 latches Slave (H) } our (H) = IN (S)

Ejemplo con MyS transparentes con CLK=0 & CLK=1, respect.




Ita salida solo cambia en el glanco de subida

#### DCaracterísticas y parametros de temporización:



- Ticmpo de set-up (tsu)
  - Tiempo anterior al flanco Positivo para al que Las dakos (D) deben ser validos
- Tiempo de mantemmiento (thold)


  Litempo posterior al flanco
  positivo que debe montaurse D.
- ·Tiempo de propagación (tprop) → Tiempo que tarda QH en propagarse a Q
- Registro dinámico: utilizan condensadores cuya carga almocena el doto quardado temporalmente (quegos).



○ Clack Skew: genómuno abservado en circuitos sincronos, donde culto combian de valor simultāmamunte → las señales de rela no llegan a los componentes a la vez.


L. Solapamiento ( 0-0

Biestable mediante inversores.




- La Para cambiar el estado almacenado:
  - On-line ⇒ introduce un cambio entre los inversores mientras esta funcionando

Ejemplo: Latch SR



- Off-Line > Se cambia el estado rompiendo el lazo de realimentación mediante un Hux
  - Latch negative transparente con CLK=0
  - HUX → puerbas de transmisión




Para latch positive - intercamber
'0' g'1' -> transparente con CLK = 1

#### TEMA 10. MEMORIAS DE ESTADO SOLIDO

# Memorias RAH: SRAH WORD > Para leer :

- - · Se precarga BIT y BIT a 1
  - · Cuando WORD ='1' L, si C1 = '1' => Se lee un 1 4 s C1 = '0' \$ BIT = 0
    - → Siempre & BIT = C1; BIT = C2
- Descarga condicional: Temporal munte fluge corriente (VII)
  - por C1 C2 =1 → Varia la entrada de CL → → Se corrige y C2='0' > Follon
  - 4 Para Follon +-VIL > RTw>> RT4
  - >Para escribir
    - · Se precarga el dato a escribir en BIT y su negado en BIT
    - ·Se activa WORD 4 Iqual que en la lectura
- Lansición 'L' →'d' ⇒ Follon
  - Lo Para Follon ⇒ RT3 >> RTw (pora que se detecte la que antes queriamos entar)
  - Es más rápida y más cara




- > Para leer:
  - ·Se precarga BL y se activa WL
    - la Se distribuye la carga entre Cs y CBL

#### Se destruye lo que hay en Cs


- Requiere una capacidad extra para almacenar el dato + un amplificador sensor por billine para distribuir la carga
- > Para escribir:
  - . Se activa WL y se pone el valor correcto en BL => Se cargo. Cs
- > Es más lenta pero ocupa munos

#### Amplificador sersor:

→ DRAM → nucesario → SRAH → + rendimiento



#### Memorias CAM:



- > Lectura y escritura = SRAM
- > Operación match:
  - · El dato a buscar en BIT
  - Si no coincide => N3='1' match ='0'
- En una memoria CAH -> → varias celdos CAM agropados en palabras

#### Ejemplo: búsqueda de '0101'

