

AMPLIFICADOR CON JFET

1. EL TRANSISTOR JFET

El transistor de unión de efecto campo JFET (*Junction Field Effect Transistor*) está formado por una unión p^+n o n^+p . El lado más dopado corresponde a la puerta, mientras que el menos dopado es el canal. Según el tipo de dopado del canal, distinguiremos dos tipos de transistores JFET: de canal n y de canal p. La figura 1 representa esquemáticamente la estructura de un transistor JFET de canal n.

En la práctica, la estructura real de los transistores JFET difiere del esquema idealizado de la figura 1. Es habitual que haya dos zonas p^+ o n^+ cumpliendo el papel de puerta, que se polarizan a través del mismo electrodo.




Figura 1. Esquema de un transistor JFET de canal n.

El funcionamiento del JFET, a grandes rasgos, es el siguiente:

En los extremos del canal se colocan dos electrodos (fuente y drenador), de modo que al establecer una diferencia de potencial (V_{DS}) entre ellos circulará una corriente a través del canal. Por otro lado, en la unión p-n constituida por la puerta y el canal se formará una zona de vaciamiento. La anchura de esta zona de vaciamiento puede aumentarse al establecer una polarización inversa entre la puerta y el canal, (V_{GS}) con lo cual la anchura efectiva del canal se reducirá. Esta reducción de la anchura del canal supone un aumento de su resistencia que resultará en una disminución de la corriente que lo atraviesa. En definitiva, se consigue

modular la corriente entre dos terminales (fuente y drenador) mediante la aplicación de una señal en un tercer terminal (puerta).

Debido a la aplicación de la tensión V_{DS} entre drenador y fuente, se establecerá un gradiente de potencial a lo largo del canal de modo que la anchura de la zona de vaciamiento entre la puerta y el canal no será uniforme. Este fenómeno se discutirá con más detalle en las secciones siguientes.

Obsérvese que en el razonamiento anterior se supone que la unión puerta-canal siempre está polarizada en inversa. Mantener esta condición supondrá unas limitaciones para las tensiones de alimentación del transistor. Por otro lado, la intensidad que circula por la puerta es prácticamente nula, de tal forma que el JFET y, en general los transistores de efecto campo, presentan impedancias de entrada muy elevadas.

La figura 2 muestra los símbolos y el convenio de signos habituales para la representación de los transistores JFET de canal n y p.




Figura 2. Símbolos circuitales del JFET.

2. MODELO PSPICE DEL TRANSISTOR JFET

El siguiente modelo corresponde a un JFET de canal n como el que se muestra en la figura 1. Los resultados para el caso de canal p son análogos. Se tomará como referencia la fuente y se aplicará una tensión V_{GS} entre puerta y fuente y una tensión V_{DS} entre drenador y fuente. Para garantizar la polarización en inversa de la unión puerta-canal es necesario que V_{GS} sea negativa y V_{DS} positiva. La corriente de drenador I_D estará dirigida del drenador a la fuente y será por tanto positiva, de acuerdo con el criterio de signos de la figura 2.

El programa PSPICE modela el transistor JFET como un transistor en serie con dos resistencias parásitas, **RS** y **RD**, como se muestra en la figura 3.

Las ecuaciones siguientes hacen referencia al transistor, sin considerar **RS** ni **RD**. Los parámetros del modelo PSPICE aparecen en negrita. Las corrientes de fugas en la puerta, I_{GD} e I_{GS} , se modelan como dos diodos. Se tienen en cuenta los fenómenos de generación y recombinación y la posibilidad de ionización por impacto. Las capacidades C_{GD} y C_{GS} representan las capacidades entre puerta y drenador y entre puerta y fuente, respectivamente.

Para la corriente de drenador I_D , el PSPICE utiliza el siguiente modelo aproximado, para un JFET de canal n:

- Si $V_{GS} - \mathbf{VT0} \leq 0$ (región de corte):

$$I_D = 0 \quad (1)$$

- Si $V_{DS} \leq V_{GS} - \mathbf{VT0}$ (región anterior a saturación):

$$I_D = \mathbf{BETA} V_{DS} (2(V_{GS} - \mathbf{VT0}) - V_{DS})(1 + \mathbf{LAMBDA} V_{DS}) \quad (2)$$

- Si $V_{DS} \geq V_{GS} - \mathbf{VT0} \geq 0$ (región de saturación):

$$I_D = \mathbf{BETA} (V_{GS} - \mathbf{VT0})^2 (1 + \mathbf{LAMBDA} V_{DS}) \quad (3)$$

El parámetro **VT0** se denomina *tensión umbral* y corresponde al valor de la tensión de puerta para el cual la zona de vaciamiento ocupa todo el canal impidiendo la conducción. En el caso de un JFET de canal n, la tensión umbral **VT0** es negativa. Para tensiones de puerta V_{GS} iguales o más negativas que **VT0** (es decir, iguales o superiores en módulo) la corriente de drenador es nula y el dispositivo está *en corte*. La tensión umbral depende del dopado del canal (N_D), la permitividad del semiconductor (ϵ_s) y el tamaño del canal (d , véase la figura 1):

$$\mathbf{VT0} = \phi_0 - \frac{qN_D d^2}{2\epsilon_s} \quad (4)$$

El parámetro **BETA**, está relacionado con la corriente de saturación máxima I_{DSS} . Para una tensión de puerta V_{GS} determinada, el aumento de la tensión V_{DS} implica un aumento de la corriente de drenador I_D , hasta alcanzar un valor de saturación $I_{D,SAT}$ (corriente de saturación). Este valor se obtiene cuando se cumple la condición $V_{DS} = V_{DS,SAT} = V_{GS} - \mathbf{VT0}$.

Obsérvese que un JFET de canal n, al aplicar una tensión V_{DS} positiva la anchura de la zona de vaciamiento entre la puerta y el canal no será uniforme, sino que será mayor en el




Figura 3. Esquema del JFET según PSPICE.

drenador y disminuirá gradualmente hasta alcanzar un valor mínimo en la fuente. La condición $V_{DS} = V_{DS,SAT}$ corresponde al estrechamiento total del canal en el extremo del drenador.

El mecanismo que gobierna el comportamiento del JFET en esta situación no se conoce con total claridad. En algunos textos se argumenta que el canal no se estrecha completamente, sino que su anchura se aproxima a un valor mínimo límite y que la conducción se produce a través de esa estrecha franja del canal. En otros libros se acepta el estrechamiento total y la formación de una zona de vaciamiento que cerraría el canal. Sin embargo, existiría un campo eléctrico en esa zona que permitiría que los portadores inyectados la atravesaran, permitiendo así el paso de corriente.

En cualquier caso, una vez alcanzado el valor $V_{DS} = V_{DS,SAT}$, cualquier aumento de V_{DS} se concentra en la zona de estrechamiento total o estrechamiento límite y la corriente I_D no sigue aumentando, sino que alcanza su valor de saturación $I_{D,SAT}$. En esta situación el transistor está en la *región de saturación*. El valor máximo de $I_{D,SAT}$ se obtiene para $V_{GS} = 0$ y se denomina I_{DSS} .

La relación entre **BETA** e I_{DSS} es:

$$\mathbf{BETA} = \frac{I_{DSS}}{V_{T0}^2} \quad (5)$$




Figura 4. Características de salida del JFET.

El término $(1 + \text{LAMBDA } V_{DS})$ modela el efecto de acortamiento de la longitud efectiva del canal al aumentar V_{DS} por encima de $V_{DS,SAT}$. (Efecto similar al efecto *early* del transistor bipolar). El término $-1/\text{LAMBDA}$ correspondería al punto de corte de la prolongación de las características en saturación con el eje X.

La figura 4 muestra las características de salida de un JFET de canal n en la configuración de fuente común.

Los valores de estos parámetros para el transistor 2N3819, de canal n, son los siguientes. (Los parámetros **VT0TC** y **BETATCE** están relacionados con la dependencia con la temperatura y se explicarán en la siguiente sección):

$$\begin{aligned} \text{VT0} &= -3 \text{ V} \\ \text{LAMBDA} &= 2.25 \times 10^{-3} \text{ V}^{-1} \\ \text{BETA} &= 1.304 \times 10^{-3} \text{ AV}^{-2} \\ \text{VT0TC} &= -2.5 \times 10^{-3} \text{ VK}^{-1} \\ \text{BETATCE} &= -0.5 \text{ K}^{-1} \end{aligned}$$

3. DEPENDENCIA CON LA TEMPERATURA DE LAS CARACTERÍSTICAS DEL JFET

Es interesante estudiar el comportamiento con la temperatura de las características del JFET, pues presenta una característica importante desde el punto de vista de la determinación del punto de operación.

En el modelo PSPICE, la dependencia de I_D con la temperatura viene determinada por la dependencia de los parámetros **VT0** y **BETA**:

$$VT0(T) = \text{VT0} + \text{VT0TC} (T - T_{nom}) \quad (6)$$

$$BETA(T) = \text{BETA} 1.01^{\text{BETATCE} (T - T_{nom})} \quad (7)$$

Puede comprobarse que existe un punto en las características para el cual la variación de I_D con la temperatura es prácticamente nula. Si imponemos la condición:

$$\frac{dI_D}{dT} = 0 \quad (8)$$

y tenemos en cuenta las ecuaciones 3, 6 y 7, la condición para el punto de operación independiente de la temperatura es la siguiente:

$$V_{GS} = \text{VT0} + \frac{2\text{VT0TC}}{\text{BETATCE} \ln 1.01} \approx -2 \text{ V} \quad (\text{para el 2N3819}) \quad (9)$$

4. MODELO EN PEQUEÑA SEÑAL DEL JFET

La figura 5 muestra el modelo equivalente en pequeña señal del transistor JFET en la configuración de fuente común:




Figura 5. Modelo en pequeña señal del JFET.

Los parámetros g_{DS} , g_{GS} y g_{GD} son conductancias, mientras que g_m corresponde a la trasconductancia del dispositivo. Su definición y el valor correspondiente a la región de saturación, teniendo en cuenta la ecuación 3, es la siguiente:

$$g_m = \frac{\partial I_D}{\partial V_{GS}} = 2\mathbf{BETA} (1 + \mathbf{LAMBDA} V_{DS}) (V_{GS} - \mathbf{VT0}) \quad (10)$$

$$g_{DS} = \frac{\partial I_D}{\partial V_{DS}} = \mathbf{BETA} \mathbf{LAMBDA} (V_{GS} - \mathbf{VT0})^2 \quad (11)$$

$$g_{GS} = \frac{\partial I_{GS}}{\partial V_{GS}} \approx 0 \quad (12)$$

$$g_{GD} = \frac{\partial I_{GD}}{\partial V_{GD}} \approx 0 \quad (13)$$

Las conductancias g_{GS} y g_{GD} corresponden a la derivada de una característica I-V de un diodo en polarización inversa y, por tanto, pueden considerarse nulas. En estas ecuaciones se evidencia la elevada impedancia de entrada del transistor JFET en configuración de fuente común. Al ser $g_{GS} = g_{GD} = 0$, esto resultará en una impedancia de entrada prácticamente infinita. En la práctica, la impedancia de entrada de un circuito amplificador vendrá determinada por elementos externos al transistor.

Las capacidades C_{GS} y C_{GD} son muy pequeñas, (generalmente menores de 10 pF), y determinarán la respuesta a alta frecuencia, como se explicará más adelante.

5. CIRCUITOS DE POLARIZACIÓN DEL JFET

Entendemos por circuito de polarización el conjunto de elementos (fuentes y resistencias) que se utilizan para situar un dispositivo en su punto de trabajo.

De los posibles circuitos que existen para el JFET, vamos a considerar únicamente aquellos que involucran una única fuente de alimentación, por ser los que normalmente se utilizan.




Figura 6. Circuitos de polarización del JFET.

Consideremos en primer lugar el circuito *a* de la figura 6. En este circuito, la recta de carga viene dada por:

$$I_D = \frac{V_{DD}}{R_D + R_S} - \frac{V_{DS}}{R_D + R_S} \quad (14)$$

La intensidad de puerta I_G puede considerarse nula, de modo que el potencial en la puerta será $V_G = 0$. La función de la resistencia R_G es evitar que la señal de entrada se derive directamente a tierra. En la práctica, la impedancia de entrada del circuito amplificador en fuente común, corresponderá a R_G , con lo cual conviene que ésta sea lo más grande posible, siempre que se pueda seguir considerando $R_G I_G \approx 0$.

La resistencia R_S sirve para proporcionar la tensión V_{GS} negativa. Al ser $V_G \approx 0$, tenemos:

$$V_{GS} \approx -R_S I_D \quad (15)$$

Por otro lado, este circuito proporciona estabilidad al punto de operación, ya que si aumentara I_D , esto supondría una disminución de V_{GS} (V_{GS} se haría más negativa), con lo cual I_D disminuiría.

El circuito *b* de la figura 6 es equivalente al de la figura 7 con:

$$V_{GG} = \frac{R_2}{R_1 + R_2} V_{DD} \quad (16)$$

$$R_G = \frac{R_1 R_2}{R_1 + R_2} \quad (17)$$

En este circuito la tensión entre puerta y fuente V_{GS} , vendrá dada por:

$$V_{GS} = V_{GG} - R_S I_D \quad (18)$$

El interés de este circuito reside en que es habitual querer polarizar un transistor con una corriente de drenador I_D determinada, pero con una cierta tolerancia. Veámoslo con más detalle.

Dado un modelo de transistor, existe una cierta dispersión para sus características. Si bien se habla de unas características típicas, existen unos valores máximos y mínimos de los parámetros característicos. La figura 8 muestra un ejemplo de la característica de transconductancia típica de un transistor JFET, así como las características extremas, correspondientes a los valores máximos y mínimos de I_{DSS} y V_{T0} . Si escogemos un cierto transistor de ese modelo, su característica de transconductancia se encontrará contenida en la zona rayada de la gráfica 8. Supongamos ahora que queremos establecer un circuito de polarización que garantice que la corriente de drenador se mantendrá entre unos valores máximo ($I_{D,MAX}$) y mínimo ($I_{D,MIN}$), independientemente del transistor concreto que se utilice dentro del modelo escogido.

Este problema se resuelve gráficamente en la figura 9. Sea el punto **A** el cruce de la característica extrema correspondiente a $I_{DSS,MAX}$ y $V_{T0,MAX}$ con la intensidad $I_{D,MAX}$ y **B** el punto correspondiente al cruce entre la característica extrema mínima e $I_{D,MIN}$. El circuito de polarización deberá ser tal que el punto de operación esté contenido en la recta que une los puntos **A** y **B**.




Figura 7. Equivalente del circuito de polarización.




Figura 8 Ejemplo de dispersión de características de un JFET.




Figura 9. Determinación gráfica del circuito de polarización.

La ecuación de esta recta es precisamente:

$$V_{GS} = V_{GG} - R_S I_D \quad (19)$$

estando R_S determinada por la pendiente de la recta que pasa por A y B.

Esta ecuación es idéntica a la ecuación (18), correspondiente al circuito *b* de polarización de la figura 8.

En definitiva, este circuito permite garantizar que el punto de trabajo, para un modelo de transistor, se encontrará dentro de un margen establecido. El punto de operación exacto vendrá determinado por la intersección entre la característica de transconductancia concreta del transistor y la recta AB.

El problema del circuito *b* es que, generalmente, la tensión V_{GG} corresponde a una pequeña fracción de la alimentación V_{DD} . En este caso, R_2 debe ser pequeña comparada con R_1 y esto resulta en una impedancia de entrada R_G menor. Este problema se resuelve con el circuito *c*, en el que:

$$V_{GG} = \frac{R_2}{R_1 + R_2} V_{DD} \quad R_G = R_3 + \frac{R_1 R_2}{R_1 + R_2} \quad (20)$$

de modo que se puede tener una impedancia de entrada R_G alta independientemente de la relación entre R_1 y R_2 .

6. AMPLIFICADOR CON JFET

En la figura 10 se muestra un amplificador habitual de una etapa utilizando un JFET en configuración de fuente común, incluyendo la fuente de alimentación, v_f con su impedancia de salida R_f y capacidades de acoplo C_1 y C_2 . Como circuito de polarización se ha escogido el circuito *a* de la figura 6.

El circuito equivalente para pequeña señal en alterna se muestra en la figura 11. Este circuito es válido para cualquiera de los circuitos de polarización de la figura 6. La única diferencia residirá en el valor de R_G .

Las capacidades de acoplo y las propias del transistor se han considerado como cortocircuitos. Posteriormente se estudiará con detalle la respuesta en frecuencia del amplificador.




Figura 10. Amplificador de una etapa.




Figura 11. Circuito equivalente del amplificador en pequeña señal.

Los parámetros que caracterizan a un amplificador de tensión son la impedancia de entrada, la impedancia de salida, la ganancia en tensión y el ancho de banda.

Ganancia en tensión

La ganancia en tensión se define como el cociente entre la tensión de salida y la de entrada. En el circuito de la figura 11, podemos distinguir dos ganancias, según consideremos como entrada la tensión v_{in} (tensión a la entrada del amplificador) o la tensión v_f (tensión suministrada por la fuente):

$$A_v = \frac{v_o}{v_{in}} = -\frac{g_m R_D}{1 + g_{DS} R_D} \quad (21)$$

$$A_{vf} = \frac{v_o}{v_f} = \frac{R_G}{R_f + R_G} A_v \quad (22)$$

La ganancia A_{vf} es la que realmente mide la amplificación producida. En la práctica, es difícil medir A_{vf} , pues para poder medir la entrada v_f es necesario medir la tensión de la fuente de alimentación en vacío, desconectándola del resto del circuito.

Impedancia de entrada

La impedancia de entrada se define como el cociente entre la tensión de entrada y la intensidad de entrada:

$$Z_{in} = \frac{v_{in}}{i_{in}} = R_G \quad (23)$$

Impedancia de salida

La impedancia de salida se define como el cociente entre la tensión y la intensidad de salida anulando la tensión de entrada:

$$Z_{out} = \left. \frac{v_o}{i_{out}} \right|_{v_f=0} = \frac{R_D}{1 + g_{DS} R_D} \quad (24)$$

Es conveniente que la impedancia de entrada sea alta y la de salida baja. De esta manera se consigue aprovechar la máxima tensión de la etapa anterior y se consigue transmitir la máxima tensión a la etapa posterior.

Ancho de banda

El ancho de banda corresponde al margen de frecuencias en que el amplificador se comporta como tal, manteniendo su ganancia. El ancho de banda está limitado a bajas frecuencias por las capacidades de acoplo y a altas frecuencias por las capacidades internas del dispositivo. En la siguiente sección se discute con detalle la respuesta en frecuencia del amplificador.

6.1. RESPUESTA EN FRECUENCIA DEL AMPLIFICADOR CON JFET

6.1.1. RESPUESTA A BAJAS FRECUENCIAS. CAPACIDADES DE ACOPLLO

El efecto de las capacidades de acoplo es análogo al caso del amplificador con bipolar. Pueden aplicarse los mismos resultados teniendo en cuenta las siguientes diferencias:

- La impedancia de entrada del JFET (equivalente a r_π) puede considerarse infinita.
- En el JFET, al suponerse nula la corriente de puerta, no tiene sentido hablar de la ganancia en corriente h_{fe} , sino que se utiliza la trasconductancia g_m . Estos dos parámetros se relacionan en el transistor bipolar de la siguiente manera: $g_m = h_{fe}/r_\pi$.
- Se ha utilizado una nomenclatura diferente. Deben hacerse las siguientes sustituciones:
 $R_L = R_D$, $R_E = R_S$, $R_S = R_f$, $C_E = C_2$.

Así, la expresión de la ganancia en función de la frecuencia puede escribirse como:

$$A_{vf} = \frac{a_0 s \left(1 + \frac{s}{z_2} \right)}{1 + a_1 s + a_2 s^2} \quad (25a)$$

con:

$$a_0 = -\frac{g_m R_G R_D C_1}{1 + g_m R_S} \quad (25b)$$

$$a_1 = \frac{C_1 [(R_G + R_f)(1 + g_m R_S)] + C_2 R_S}{1 + g_m R_S} \quad (25c)$$

$$a_2 = \frac{C_1 C_2 R_S (R_G + R_f)}{1 + g_m R_S} \quad (25d)$$

$$z_2 = \frac{1}{R_S C_2} \quad (25e)$$

Las frecuencias de los polos y los ceros son las siguientes:

Ceros:

$$\omega_{z1} = 0 \quad (26a)$$

$$\omega_{z2} = z_2 = 1/R_S C_2 \quad (26b)$$

Polos:

$$\omega_{p1} = 1/a_1 \quad (27a)$$

$$\omega_{p2} = a_1/a_2 \quad (27b)$$

6.1.2. RESPUESTA EN ALTA FRECUENCIA. CAPACIDADES PARÁSITAS

En cuanto al efecto de las capacidades internas del transistor, en la figura 12 se representa el esquema del amplificador incluyendo las capacidades C_{GD} y C_{GS} .




Figura 12. Esquema del amplificador para alta frecuencia.

Nuevamente, el cálculo es análogo al caso del transistor bipolar. Aplicando el teorema de Miller a la capacidad C_{GD} , y suponiendo $g_m \gg sC_{GD}$, podemos obtener la siguiente relación:

$$K = \frac{v_o}{v_{GS}} = - \frac{g_m R'_D}{1 + s R'_D C_{GD}} \quad (28)$$

de donde se deduciría que la frecuencia de corte es:

$$\omega_{T1} = 1/R'_D C_{GD} \quad (29)$$

Si consideramos la ganancia A_{vf} , teniendo en cuenta la impedancia de salida de la fuente R_f y suponiendo que este efecto es dominante con respecto al polo que aparece en la ecuación 28, obtendríamos el siguiente valor para la frecuencia de corte:

$$\omega_{T2} = 1/[(R_G \parallel R_f)(C_{GS} + C_{GD}(1 + g_m R'_D))] \quad (30)$$

Si suponemos $R_G \parallel R_f \approx R_f$, para que ω_{T2} sea mucho menor que ω_{T1} , debe cumplirse $R_f g_m \ll 1$. Esta condición no se cumple de forma general, de modo que es necesario un cálculo más formal de la frecuencia de corte. Puede comprobarse que la ganancia v_o / v_f del circuito de la figura 12 viene dada por (suponiendo $R_G \gg R_f$ y con $G_f = 1/R_f$):

$$A_{vf} = \frac{v_o}{v_f} = - \frac{G_f R'_D (g_m - sC_{GD})}{G_f + s[C_{GS} + C_{GD} + C_{GD} R'_D (g_m + G_f)] + s^2 C_{GS} C_{GD} R'_D} \quad (31)$$

Esta ecuación puede simplificarse notablemente si consideramos frecuencias tales que:

$$|sC_{GS}| \ll g_m \quad (32)$$

entonces, se cumplirá:

$$|s^2 C_{GS} C_{GD} R'_D| \ll |s C_{GD} R'_D (g_m + G_f)| \quad (33)$$

además, como normalmente $C_{GD} < C_{GS}$, se cumplirá también:

$$|sC_{GD}| \ll g_m \quad (34)$$

y la ecuación 31 se reduce a una expresión con un único polo:

$$A_{Vf} = \frac{v_o}{v_f} = - \frac{G_f R'_D g_m}{G_f + s[C_{GS} + C_{GD} + C_{GD} R'_D (g_m + G_f)]} \quad (35)$$

Por lo tanto, la frecuencia de corte viene dada por:

$$\omega_T = \frac{G_f}{C_{GS} + C_{GD} + C_{GD} R'_D (g_m + G_f)} \quad (36)$$

Esta expresión se reduce a la ecuación 30 si $R_f g_m \ll 1$.

La ecuación 30 evidencia que la resistencia de la fuente R_f no solo influye en la ganancia del circuito sino también en la respuesta en frecuencia, obteniéndose menor ancho de banda para valores mayores de R_f . También se observa que para mayores valores de R_D , que corresponderán a mayores ganancias, también disminuye el ancho de banda.

7 EJEMPLO DE DISEÑO DE UN AMPLIFICADOR

El problema del diseño de un amplificador consiste en escoger el circuito de polarización y el punto de operación adecuados para satisfacer unas determinadas especificaciones.

Resulta de especial utilidad a la hora del diseño relacionar la ganancia del amplificador con los componentes del circuito equivalente y con los parámetros del punto de operación.

Consideremos el circuito de polarización *a* de la figura 6. Las ecuaciones del circuito de polarización son las siguientes:

$$V_{DD} = I_D R_D + V_{DS} + I_D R_S \quad (37)$$

$$V_{GS} = -I_D R_S \quad (38)$$

Además, deben tenerse en cuenta la ecuación 3, que relaciona I_D , V_{DS} y V_{GS} ; la expresión de la ganancia A_V (ecuación 21) y las ecuaciones 10 y 11 que dan el valor de g_m y g_{DS} .

La resolución analítica de estas ecuaciones no resulta posible. Utilizaremos un método iterativo consistente en asignar un valor inicial a uno de los parámetros. Utilizando este valor, calcularemos los demás parámetros del punto de operación y un valor más preciso del parámetro original. El proceso puede repetirse hasta que la diferencia entre el valor inicial del parámetro y el valor final es suficientemente pequeña.

Resulta cómodo asignar a V_{GS} un valor inicial. Llamemos V_{GS0} a este valor. Por otro lado, la tensión de alimentación V_{DD} suele estar limitada. Por lo tanto consideraremos que V_{DD} es un valor conocido. La tensión V_{DS} debe escogerse de modo que permita la mayor excursión del punto de operación. Es habitual utilizar el criterio $V_{DS} = V_{DD} / 2$. No obstante, puede comprobarse que cuanto menor sea el valor de V_{DS} mayor será la ganancia, con lo cual el criterio anterior no siempre es óptimo. En cualquier caso, tanto V_{DD} como V_{DS} serán valores determinados. De las ecuaciones 37 y 38 podemos deducir entonces:

$$R_D = \frac{V_{DD} - V_{DS} + V_{GS}}{I_D} = \frac{V_{DD} - V_{DS} + V_{GS0}}{I_D} = \frac{V'}{I_D} \quad (39)$$

donde V' no será una variable en el cálculo del punto de operación, teniendo en cuenta que se han fijado V_{DD} , V_{DS} y el valor inicial V_{GS0} .

Los siguientes parámetros también pueden considerarse constantes en el cálculo:

$$\beta = \mathbf{BETA} \quad ; \quad \lambda = \mathbf{LAMBDA} \quad ; \quad \beta' = \mathbf{BETA} (1 + \mathbf{LAMBDA} V_{DS})$$

Las ecuaciones 3, 10 y 11 pueden escribirse de la siguiente forma:

$$I_D = \beta' (V_{GS} - V_{T0})^2 \quad (40)$$

$$g_m = 2\beta' (V_{GS} - V_{T0}) = 2\sqrt{\beta'} \sqrt{I_D} \quad (41)$$

$$g_{DS} = \beta\lambda (V_{GS} - V_{T0}) = \frac{\beta\lambda}{\beta'} I_D \equiv K I_D \quad (42)$$

Utilizando las ecuaciones 39-42 podemos escribir la ganancia A_V (ecuación 21) como:

$$A_V = -\frac{g_m R_D}{1 + g_{DS} R_D} = -\frac{2\sqrt{\beta'} V'}{(1 + KV') \sqrt{I_D}} = -\frac{2\sqrt{\beta'} V'}{1 + KV'} \sqrt{R_D} = -\frac{2V'}{(1 + KV')(V_{GS} - V_{T0})} \quad (43)$$

$$V' = V_{DD} - V_{DS} + V_{GS0} \quad ; \quad K = \beta\lambda / \beta' \quad ; \quad \beta' = \beta(1 + \lambda V_{DS})$$

La ecuación 43 nos da una expresión simplificada que relaciona directamente la ganancia A_V con el punto de operación. Esta ecuación permite fijar el punto de operación dada una ganancia. Obsérvese que el valor de V' depende del valor inicial V_{GS0} . Si el valor de V_{GS} calculado con la ecuación 43 difiere significativamente del inicial, será necesario corregir el valor de V' (utilizando el nuevo valor de V_{GS} calculado) y repetir el cálculo. Este procedimiento se repetirá hasta que el valor calculado de V_{GS} coincida (dentro de un cierto margen) con el valor inicial empleado al determinar el valor de V' .

Se observa que la ganancia es mayor cuanto mayor es la resistencia R_D , menor la intensidad I_D o menor la diferencia $V_{GS}-V_{T0}$. En principio, no existe ningún límite para el valor de la ganancia. Sin embargo, desde el punto de vista práctico, existen dos problemas:

- Para aumentar la ganancia es necesario que V_{GS} se aproxime a V_{T0} . En general, existirá un valor mínimo práctico de esta diferencia.
- Al aumentar R_D se aumenta la impedancia de salida del circuito, con lo cual se degrada la calidad del amplificador. Este problema puede resolverse con un amplificador de más de una etapa, como por ejemplo el de la figura 13. En este circuito el segundo JFET trabaja en drenador común y la salida se toma en la fuente para minimizar la impedancia de salida.




Figura 13. Ejemplo de amplificador de dos etapas.

8. REALIZACIÓN PRÁCTICA

8.1. DETERMINACIÓN DE LOS PARÁMETROS DEL JFET

8.1.1. Determinación de V_{T0}

Se utilizará el JFET de canal n 2N3819. La identificación de terminales se muestra en el apéndice A

Siguiendo el montaje de la figura 14:

Aplique una tensión drenador-fuente $V_{DS} = 7.5 \text{ V}$.

Aplique una tensión V_{GS} negativa. Aumente progresivamente el módulo de V_{GS} . Observará la corriente de drenador disminuir al hacerse V_{GS} más negativa.

Se tomará como tensión umbral el valor de V_{GS} para el cual I_{DS} es menor o igual a $0.5 \mu\text{A}$.




Figura 14. Determinación de V_{T0} .

8.1.2. Determinación de λ

Fije la tensión V_{GS} aproximadamente 1 V por encima de V_{T0} . (Por ejemplo, si $V_{T0} = -2 \text{ V}$, fije $V_{GS} = -1 \text{ V}$) A continuación, coloque el voltímetro entre los terminales de la alimentación V_{DS} . (Se cometerá un cierto error en la medida de V_{DS} debido al efecto del amperímetro).

Para V_{GS} fija, la corriente de drenador es de la forma (véase la ecuación 3):

$$I_D = A(1 + \lambda V_{DS})$$

Tome algunos puntos en torno a $V_{DS} = 7.5 \text{ V}$ y obtenga λ a partir del ajuste de la recta determinada por esos puntos. Tenga en cuenta que deben tomarse valores para V_{DS} suficientemente altos para estar en la región de saturación.

8.1.3. Determinación de I_{DSS} y β

Cortocircuite puerta y fuente ($V_{GS} = 0$) y fije $V_{DS} = -V_{T0}$. La corriente de drenador obtenida en estas condiciones corresponde aproximadamente a I_{DSS} . El parámetro β se obtiene como:

$$\beta = I_{DSS} / V_{T0}^2$$

8.2. DISEÑO DEL AMPLIFICADOR

Se realizará el montaje que se muestra en la figura 10.

Recordamos que la ganancia viene dada por:

$$A_V = -\frac{g_m R_D}{1 + g_{DS} R_D} = -\frac{2\sqrt{\beta' V'}}{(1 + KV')\sqrt{I_D}} = -\frac{2\sqrt{\beta' V'}}{1 + KV'} \sqrt{R_D} = -\frac{2V'}{(1 + KV')(V_{GS} - V_{T0})} \quad (43)$$

$$V' = V_{DD} - V_{DS} + V_{GS0}$$

$$K = \beta\lambda / \beta'$$

$$\beta' = \beta(1 + \lambda V_{DS})$$

Fije: $V_{DD} = 15 \text{ V}$.

$$V_{DS} = V_{DD}/2 = 7.5 \text{ V}.$$

$$A_V = -10.$$

La ecuación 43 debe resolverse de forma iterativa. Tómese un valor inicial de V_{GS0} , aproximadamente 1 V por encima de la tensión umbral. Con este valor inicial, V' quedará fijado y a partir de la ecuación 43 se obtendrá el valor de la diferencia $V_{GS} - V_{T0}$, o lo que es lo mismo, un nuevo valor de V_{GS} . Si este valor difiere considerablemente del inicial, repita el proceso partiendo esta vez del valor de V_{GS} calculado. Realice las iteraciones necesarias para obtener un valor estable de V_{GS} .

Obsérvese que la magnitud que realmente determina la ganancia es la diferencia $V_{GS} - V_{T0}$. Si el error cometido en la medida de V_{T0} es importante, esto se traducirá en un error importante en el valor de V_{GS} calculado. Puede ser recomendable calcular el valor de I_D que corresponde al valor de V_{GS} obtenido, utilizando la ecuación 43. A continuación puede medirse experimentalmente el valor de V_{GS} que realmente corresponde a la intensidad calculada y utilizar este valor para la elección de las resistencias del circuito de polarización:

$$R_S = -V_{GS} / I_D \quad ; \quad R_D = (V_{DD} - V_{DS} - R_S I_D) / I_D \quad ; \quad R_G \approx 1 \text{ M}\Omega$$

Escoja C_1 y C_2 del orden de $1\mu\text{F}$. Téngase en cuenta que C_1 no tiene la polaridad definida por el circuito, de modo que no puede utilizarse un condensador de polaridad definida (como los electrolíticos o los de tántalo).