




Trabajo práctico 4

JFET


■ **Autores:**

- Manuel León Parfait - Leg. 406599 (Coordinador)
- Marcos Raúl Gatica - Leg. 402006 (Operador)
- Valentino Rao - Leg. 402308 (Documentador)

■ **Curso:** 3R1

■ **Asignatura:** Dispositivos Electrónicos

■ **Institución:** Universidad Tecnológica Nacional - Facultad Regional de Córdoba.



U
T
N

F
R
C

Índice

1. Rúbrica	1
2. Introducción	2
2.1. Condiciones de trabajo y ensayo	2
3. A.L. 1: Corriente de saturación I_{DSS}	2
3.1. Simulación	2
3.2. Actividad de laboratorio	3
4. A.L. 2: Estrangulamiento del canal $V_{GS(off)}$	4
4.1. Actividad de simulación	4
4.2. Actividad de laboratorio	5
5. A.L.3: Características de salida del JFET	7
5.1. Simulación	7
5.2. Actividad de laboratorio	8
6. A.L. 4: Interpretación de las especificaciones del fabricante	9
7. Bibliografía, datasheets e instrumentos	9
7.1. Bibliografía	9
7.2. Instrumentos	10
7.3. Datasheets	12
8. Conclusiones	13

1. Rúbrica

Tarea	Puntuación	Máximo
Presentación del informe		10 %
Reconoce la física del JFET		10 %
Montaje de circuitos propuestos en laboratorio e interpretación de las curvas características del JFET		20 %
Simulación de circuitos propuestos e interpretación de las curvas características del JFET		20 %
Entiende los límites de operación del JFET e interpreta los parámetros de la hoja de datos		10 %
Defensa de las conclusiones		30 %
Total		100 %

Tabla 1: Tareas y puntuaciones del informe sobre el JFET

2. Introducción

El presente trabajo tiene como objetivo el estudio y caracterización del transistor de efecto campo JFET, usando ensayos de los cuales se harán mediciones y previas simulaciones antes de la implementación.


2.1. Condiciones de trabajo y ensayo



Figura 1: Temperatura ambiente en el laboratorio en °C

3. A.L. 1: Corriente de saturación I_{DSS}

En esta actividad buscamos conocer experimentalmente el valor de I_{DSS} , el cual lo podemos obtener poniendo la terminal gate a tierra para que la tensión V_{GS} sea 0 y la corriente que circule por el canal n sea la máxima.



3.1. Simulación

Se implementó el circuito anterior y se hizo variar la fuente V_1 desde los 0V a los 15V con pasos de 0,1V, en términos del simulador, un barrido *DC sweep .dc V1 0 15 0.1*.




Figura 2: Simulación Actividad 1





Figura 3: Simulación Grafica Actividad 1

En la simulación podemos ver que $V_p \approx 12,3V$, en la simulación incluimos una resistencia R_D para no quemar el transistor, el cálculo

3.2. Actividad de laboratorio

Se implementó el siguiente circuito en una protoboard con el fin de medir la I_{DSS} :



El procedimiento fue hacer variar la fuente V_{DS} desde los 0V hasta un valor tal que permita alcanzar la corriente de saturación (en nuestro caso:).

$V_{DS}[V]$	$I_{DS}[mA]$
0	0
1,061	1,68
2	—
3,042	4,88
4,01	5,92
5	6,54
6	—
7	7,63
8,02	8,05
9	—
10,02	8,86
11	9,18
12	9,57
13	—
14,02	10,24
15	—




Figura 4: Gráfica $I_{DS} = f(V_{DS})$

4. A.L. 2: Estrangulamiento del canal $V_{GS(off)}$

4.1. Actividad de simulación

Se implementó el siguiente circuito en el simulador LTSpice:




Figura 5: Circuito en LTSpice

El resistor de 750Ω es para limitar la corriente que circula por el canal y proteger el dispositivo. Se calcula teniendo en cuenta la máxima corriente de drenaje I_{DSS} del datasheet, que es de 20mA.

En esta simulación se varía la fuente V_1 , la cual es la tensión de puerta a fuente V_{GS} , en pasos de 0.1V, desde 0V hasta 7V. La fuente V_2 es la tensión de drenaje a fuente V_{DS} y se mantiene constante en 10V.




Figura 6: $I_{DS} = f(V_{GS})$ en LTSpice

El primer problema al desarrollar este ejercicio fue que la información del datasheet no concorda con la simulación. En el datasheet se indica que la tensión de estrangulamiento del canal $V_{GS(off)}$ es de -8V, pero en la simulación se observó que el estrangulamiento se daba a los -3.2V. Nuestra conclusión es que el modelo spice utilizado no es el correcto o no está bien parametrizado.

4.2. Actividad de laboratorio

Se implementó el mismo circuito en el laboratorio, utilizando una fuente variable para variar la tensión de puerta a fuente V_{GS} de 0V a $V_{GS(off)}$ y una fuente fija de 10V para la tensión de drenaje a fuente V_{DS} .




Figura 7: Montaje

Con los datos medidos se realizó la siguiente tabla:

$V_{DS}[mV]$	$I_{DS}[mA]$
100	4,48
220	2,59
350	1,55
400	0.60
500	0.30
600	0.07
700	0

Se utilizó una V_{DS} de 0mV a 700mV ya que esta era el rango de operación antes del estrangulamiento.




Figura 8: Curva de estrangulamiento


Los resultados obtenidos en el laboratorio no coinciden ni con la simulación ni con el datasheet. El estrangulamiento se da a los 700mV, mucho menor a lo esperado. Una posible causa de este comportamiento es que el dispositivo utilizado en el laboratorio no este en optimas condiciones. Consideramos que el comportamiento real está indicado en el datasheet, por lo que la simulación no fue de ayuda a la hora de operar.

Creemos que el dispositivo estaba dañado ya que costo conseguirlo, tanto a nuestro grupo como al de otros compañeros, y nos informaron que eran transistores viejos (de hecho un compañero nos comentó que le informaron que no se fabricaban nuevos) por lo que tal vez al estar tanto tiempo guardados y tal vez en malas condiciones de almacenamiento hayan perdido sus propiedades.

5. A.L.3: Características de salida del JFET

5.1. Simulación

Se implementó el siguiente circuito en el simulador LTSpice:



Se hizo variar la fuente V2 de 0 a 15V con un paso de 0,1V; la fuente V1 se la hizo variar de 0 a 7V con el mismo paso.





Figura 9: Familia de curvas

El eje vertical es el valor de I_{DS} mientras el eje horizontal son los valores de $V_1 - V_{GS}$, cada curva representa los valores de V_2 . Para un mismo valor de V_{GS} , un aumento de V_2 representa más corriente de drenaje.

5.2. Actividad de laboratorio

Se implementó el siguiente circuito:



El objetivo fue de dejar un valor fijo de V_{GS} , variar la tensión V_{DS} y medir los valores de corriente I_{DS} , e ir repitiendo el método pero con otro valor de V_{GS} . El resultado fue exployado en la siguiente tabla:

$V_{GS}[V]$	0	-0,2	-0,4	-0,5
$V_{DS}[V]$	$I_{DS}[mA]$	$I_{DS}[mA]$	$I_{DS}[mA]$	$I_{DS}[mA]$
0	0	0	0	0
0,5	0,5	0,52	0,07	0,01
1	1,09	0,95	0,11	0,02
2	2,13	1,40	0,17	0,05
3	3,15	1,67	0,23	0,07
4	3,95	1,9	0,29	0,09
5	4,50	2,10	0,36	0,12
6	4,9	2,26	0,4	0,15
7	5,20	2,44	0,50	0,18
8	5,44	2,6	0,55	0,22
9	5,60	2,73	0,62	0,26
10	5,93	3,08	0,7	0,3




Figura 10: $I_{DS} = f(V_{DS})$ para distintos V_{GS}

6. A.L. 4: Interpretación de las especificaciones del fabricante

En esta sección se completará el análisis sobre transistores JFET revisando algunos parámetros dados por el fabricante. El objetivo es continuar familiarizándose con los parámetros expresados en los datasheet.

[Notas del documentador:](#)

hoja de datos "El datasheet correspondiente al transistor *MPF102* está en el apartado de *Bibliografía, datasheets e instrumentos*."

Características eléctricas a 25°C

Parámetro	Valor típico / rango	Significado
$V_{DS(max)}$	25V	Máxima tensión drenaje-surtidor admisible
$V_{DG(max)}$	25V	Máxima tensión drenaje-compuerta
$V_{GS(max)}$	-25V	Máxima tensión compuerta-surtidor (polarización inversa de la puerta)
I_G	10mA	Corriente máxima permitida en la compuerta
P_D	350mW	Potencia máxima de disipación a 25°C
$V_{(BR)GSS}$	-25V	Tensión de ruptura compuerta-surtidor
I_{DSS}	20mA	Corriente de drenaje con $V_{GS} = 0V$ (canal completamente abierto)
$V_{GS(off)}$	-8V	Tensión de compuerta-surtidor en la cual el canal se cierra ($I_D \approx 0$)

7. Bibliografía, datasheets e instrumentos

7.1. Bibliografía

- Floyd, Thomas L. Principles of Electric Circuits: Conventional Current Version.
- Clases teóricas de la asignatura "Dispositivos Electrónicos".
- Datasheets de los instrumentos proporcionados por los fabricantes.

7.2. Instrumentos



(a) Multímetro 1



(b) Multímetro 2

Figura 11: Instrumentos

1) Multímetro

- **Fabricante:** Pro'sKit
- **Modelo:** MT-1706 CAT 1000V
- **Serie:** MT-17XX

Información de mediciones	
Tensión CC 60V - Res: 10mV	$\pm 0,5 \%$ + 3 dig.
Temperatura [°C] -20 a 1000°C - Res: 1°C	$\pm 1,0 \%$ lectura + 3 dig.
hFE [npn, pnp] $I_B \sim 10\mu A$ $V_{CE} \sim 2,8V$	0 ~ 2000
Corriente continua 6mA - Res: 0,001mA 60mA - Res: 0,01mA	$\pm (0,8 \%$ Lectura + 3dig.)

2) Multímetro

- **Fabricante:** UNI-T
- **Modelo:** UT60B
- **Serie:** UT60

Información de mediciones	
Tensión CC Autorango(400mV-4V)	$\pm 0,5 \%$ + 1 dig.
Corriente continua Autorango(400μA-4000μA)	$\pm (1 \%$ ~ 3dig Lectura + 3dig.)



Figura 12: Fuente de alimentación UNIT-T

- **Fabricante:** UNIT-T
- **Modelo:** UTP3315TFL-II
- **Serie:** UTP3313TFL-II / UTP3315TFL-II

Información de valores	
Tensión Output 0 a 30V V_{CC}	0,5 % + 20mV
Corriente Output 0 a 5A	0,5 % + 10mA
Ondulación y ruido	2mV _{RMS}

7.3. Datasheets



DataSheets

8. Conclusiones

En el trabajo pudimos observar de manera notable como afectan los distintos voltajes a la corriente que pasa por el canal. Queda visible en el desarrollo del trabajo como a medida que se aumenta el voltaje entre compuerta y surtidor disminuye la corriente y como el voltaje entre drenador y surtidor no modifica la corriente del canal cuando ésta llega a la zona activa. Pudimos entender el funcionamiento del JFET pero tuvimos demasiadas dificultades a la hora de implementar las consignas ya que no conseguimos un buen modelo de JFET, ni en la vida real ni en la simulación, pero comparando con compañeros discutimos los resultados y concluimos que fueron medianamente acertados.

Analizando los resultados de las prácticas y comparandolos con la teoría, podemos decir que hicimos una buenas mediciones.

Los problemas del transistor se deben a que conseguimos uno que tenía estática entre la Gate y la Source, entonces al tocarlo rompimos varias veces.

Para concluir podemos decir que hicimos bien las actividades de laboratorio con los recursos que teníamos y pudimos sortear bien las dificultades.