

# YUTN KFRC

Ing. Paredes, Federico Ing. Cayuela, Pablo



#### ¿Que es VHDL?

- VHDL es el acrónimo simplificado de "Very High Speed Integrated Circuit Hardware Description Languaje"
- Permite modelar, simular y documentar sistemas digitales, a través de distintas herramientas que lo interpretan.





#### Algunas características importantes de VHDL

- VHDL es un lenguaje concurrente, sus sentencias se "ejecutan" en paralelo.
- Es un lenguaje extenso con más de 100 palabras reservadas.
- Posibilita la integración de diferentes herramientas de CAD.
- Posee una sintaxis amplia y flexible, permitiendo distintos tipos de descripción.
- Permite dividir un diseño en unidades más pequeñas y la creación de librerías, facilitando la reutilización de código.
- Se encuentra estandarizado por el IEEE.
- Permite diseñar, modelar y simular un sistema desde altos niveles de abstracción hasta niveles muy cercanos al hardware final.



Adelantos para ir perdiendo el miedo a programar


- Todas las sentencias terminan en punto y coma ;
- Los comentarios comienzan con –
- Todo identificador debe comenzar con una letra y contener solo letras, números y guiones bajos \_\_
- · Los números están por defecto en base 10.





Adelantos para ir perdiendo el miedo a programar

- Pueden especificarse otras bases con el caracter numeral #. Ej: 2#10110# (binario).
- Mayúsculas y minúsculas se consideran equivalentes.
- Las cadenas se definen mediante comillas dobles, los caracteres con comillas simples. Ej "cadena", 'a'.





Diseño de hardware: El concepto de entidad



Un diseño de hardware comienza como un bloque con entradas y salidas definidas. Este bloque se denomina **ENTITY** (Entidad).



#### La Entidad

Todo diseño en VHDL comienza con una entidad



entity celular is

•

end entity celular;



entity televisor is

. . .

end entity televisor;



entity procesador is


1

end entity procesador;



#### La Entidad

La entidad especifica las las entradas y salidas (puertos) y parámetros de un bloque.



```
entity megachip is
generic(
    N: integer := 8);
port(
    entrada: in bit;
salida: in bit);
end entity megachip;
```

Con la palabra "generic" definimos los parámetros

> Con la palabra "port" declaramos los puertos de nuestra entidad



#### La Entidad

La entidad especifica como se conecta el bloque al mundo exterior y permite establecer los parámetros del mismo.

Resumiendo

# ENTIDAD = INTERFASE

Sin entidad, no existe hardware!



#### La Arquitectura

El paso siguiente a la entidad es definir su contenido. Esto se realiza en un bloque llamado **ARCHITECTURE** (Arquitectura).

Descripción de arquitectura

architecture contenido of mi\_entidad is

[ Parte declarativa ]

begin

[Sentencias]

Una arquitectura siempre se asocia con una entidad determinada.

end architecture contenido;



#### La Arquitectura

Una entidad puede tener muchas arquitecturas.

architecture móvil of teléfono is

•••

end architecture móvil;

entity teléfono is

...

end entity teléfono;

architecture fijo of teléfono is


...

end architecture fijo;



#### La Arquitectura


La porción declarativa de la arquitectura permite declarar señales, constantes y componentes entre otros elementos.





#### <u>Señales</u>

Una señal cumple en VHDL la misma función que una conexión en un circuito



Una señal puede sujeto de asignaciones




Operador de asignación para señales



#### <u>Señales</u>

Las señales se pueden clasificar en señales internas y señales externas (puertos).




Puerto de salida externa



#### <u>Señales</u>

Las señales externas pueden ser de entrada, de salida o bidireccionales.




- Las señales de entrada se especifican como in
- · Las señales de salida se especifican como out
- · Las bidireccionales se especifican como inout



#### <u>Señales</u>

También se pueden clasificar en señales individuales y





Varias señales individuales se pueden unir (concatenar) para formar un bus y éste también se puede descomponer en señales únicas.



#### <u>Señales</u>


Las señales externas se declaran en la entidad, entre los paréntesis de la sentencia port

```
entity compuerta is
port(
entrada1 : in bit;
entrada2 : in bit;
salida : out bit
);
end entity compuerta;
```



#### <u>Señales</u>

Las señales internas se definen en la sección declarativa de la arquitectura



architecture estructura of compuerta is

signal interna : bit;

begin


interna <= entrada1 and entrada2; salida <= not interna;

end architecture compuerta;



#### <u>Señales</u>

Podemos ver el diseño completo



```
entity compuerta is port(
```

entrada1 : in bit; entrada2 : in bit;

salida : out bit);

end entity compuerta;

architecture estructura of compuerta is

signal interna : bit;

# begin

interna <= entrada1 and entrada2;

salida <= not interna;

end architecture compuerta;



#### Tipos de datos


Todas las señales deben poseer un tipo de datos definido.

Ejemplos de datos predefinidos en VHDL





Clasificación de los tipos de datos predefinidos






#### Tipos de datos

El tipo **bit** solo tiene dos valores posibles: '0' y '1', y se utiliza para señales individuales. Para ampliar la cantidad de bits se puede utilizar el tipo **bit\_vector.** 

```
entity compuerta is
port(
entrada1: in bit_vector(3 downto 0);
entrada2: in bit_vector(3 downto 0);
salida: out bit_vector(3 downto 0));
end entity compuerta;
```





#### Tipos de datos

En toda declaración de vectores se utilizan las palabras reservadas downto y to para determinar el tamaño del vector y la ubicación del bit más significativo.

signal mi\_vector : bit\_vector(0 to 7)

MSB

| bit 0 | bit 1 | bit 2 | bit 3 | bit 4 | bit 5 | bit 6 | bit 7

Ţ

Para evitar confusiones utilice sólo un tipo de declaración

signal mi\_vector : bit\_vector(7 downto 0)

MSB LSB

|bit 7|bit 6|bit 5|bit 4|bit 3|bit 2|bit 1|bit 0



#### Tipos de datos

También es posible definir nuevos tipos. Para esto se utiliza la sentencia **type**. Se pueden definir subconjuntos de tipos existentes, tipos enumerados o arreglos de varias dimensiones. Las definiciones se realizan en la parte declarativa de la arquitectura.

type estados is (comienzo, espera, ocupado);
signal estado\_actual : estados;

Los tipos enumerados suelen utilizarse para crear máquinas de estado






#### Tipos de datos


También se pueden definir arreglos de una o más dimensiones.

type vector is array (4 downto 0) of integer; type matriz is array (2 downto 0) of vector;

signal mi\_vector : vector;

signal mi\_matriz : matriz;








#### Tipos de datos

¿Son suficientes los tipos bit y bit\_vector para los sistemas digitales?

Supongamos que deseamos agregar a nuestro circuito la capacidad de poner su salida en alta impedancia.



Pero los tipos de datos usados solo tiene los valores 0 y 1!




y Z?



#### Tipos de datos

Los tipos de datos predefinidos no alcanzan para describir un sistema digital en su totalidad. Por eso se agrega un tipo de datos llamado **STD\_LOGIC**, agregado desde una librería.

Valores que pueden tomar las señales std\_logic



std\_logic\_está definido en la librería ieee.std\_logic\_1164






#### Librerías y paquetes

Las librerías contienen declaraciones de tipos, definición de operadores, componentes, entidades, funciones, etc. Permiten incluir elementos predefinidos facilitando la programación y la reutilización de código.

Para utilizar una librería

library nombre\_librería; use nombre\_librería.nombre\_paquete.all






#### Librerías y paquetes

Una librería importante es la librería IEEE. Ésta se encuentra subdivida en paquetes. Algunos paquetes importantes:

- std logic 1164
- std\_logic\_signed
- std\_logic\_arith
- numeric\_std

library IEEE; use IEEE.std\_logic\_1164.all





#### **Operadores**


EnVHDL existe una amplia cantidad de operadores. A continuación se detallan algunos.

## Operadores aritméticos:





\* Exponencial






**Multiplicación** 



División





#### **Operadores**

Operadores aritméticos:



a <= b **rem** c;



Resta

Operadores lógicos:

 $x \le not y$ ;

# and

 $x \le y$  and z;

nand

 $x \le y \text{ nand } z;$ 

x, y, z son

tipos bit o std\_logic

 $x \le y \text{ or } z;$ 

# MO P

 $x \le y \text{ or } z;$ 

 $x \le y xor z;$ 



#### **Operadores**

Operador de concatenación



Concatenación

$$x \le y \& z;$$

## Operadores relacionales



Igualdad Desigualdad Los operadores relacionales devuelven un valor de tipo booleano (true o false)



Mayor Menor



Mayor igual / Menor igual




#### Asignaciones condicionales

#### when ... else

destino <= fuente1 when condición else fuente2

- fuente1 y fuente2 pueden ser expresiones, señales o valores ctes
- •condición es una expresión con resultado booleano.






#### Asignaciones condicionales

#### when ... else

Es ideal para describir multiplexores



Se pueden anidar varias sentencias por ejemplo, para formas un mux más grande:



fuente3

Asignaciones condicionales

with ... select ...

with expresión select
destino <= fuente1 when caso1,
fuente2 when caso2,
fuente3 when caso3,
fuente4 when others;

fuente2

fuente1

caso2 caso3
others
expresión

destind

fuente4



Ejemplo de código completo


end Behavioral;

```
-- Declaración de librerías
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity compuerta is
  Port (
                                               (3 downto 0);
        entrada1
                 in
                                               (3 downto 0);
        entrada2 : in
        triestado : in
                                OGIC_
                                               (3 downto 0));
        salida
                  out
end compuerta;
architecture Behavioral of test is
                                        (3 downto 0);
 signal interna:
begin
 interna <= entrada1 and entrada2;
 salida <= not interna when triestado='0' else (others=>'Z');
```





<u>Ejercicio Práctico:</u>
Describir el siguiente circuito



```
# UTN
FRC
```

```
-- Ejemplo de descripción flujo de datos
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity multi_compuerta is
 generic(N
            : integer := 8);
 port (sel
                    : in std_logic_vector(1 downto 0);
                    in std_logic;
      T en
                    : in std_logic_vector(N-1 downto 0);
      Α
                    : in std_logic_vector(N-1 downto 0);
      В
                    : out std_logic_vector(N-1 downto 0);
end entity multi compuerta;
architecture flujo_de_datos of multi_compuerta is
 signal salida interna: std_logic_vector(N-1 downto 0);
begin
 with sel select
    salida interna <= A and B when "00",
                 A nand B when "01",
                 A nor B when "10",
                    A or B when others;
 S <= salida_interna when T_en='0' else (others=>'Z');
end architecture flujo de datos;
```

