Descripcion secuencia-

1) process para la sentencia if else

```
--reaset asincrono
                                                                --reaset sincrono
process (<clock>,<async_reset>)
begin
                                                           process (<clock>)
 if \langle async reset \rangle = '1' then
                                                           begin
    <statements>;
                                                             if (< clock > 'event and < clock > = '1' >)
  elsif (<clock>'event and <clock> = '1')
                                                           then
                                                               if \langle \text{reset} \rangle = '1' then
    if \langle \text{sync reset} \rangle = '1' then
                                                                  <statements>;
      <statements>;
                                                                  <statements>;
      <statements>:
                                                                end if:
                                                             end if:
    end if:
                                                           end process;
  end if:
end process;
```

2) FFJK descripción con process

```
entity FFJK is
  Port (
                                  clock: in STD LOGIC;
                                  J: in STD LOGIC;
                                  K: in STD LOGIC;
                                  Reset: in STD LOGIC;
                                  Salida : out STD_LOGIC);
end FFJK:
architecture Behavioral of FFJK is
        signal selector: STD LOGIC VECTOR (1 DOWNTO 0);
        signal sSalida: STD LOGIC;
begin
        selector \leq J & k;
process (clock, Reset, selector, sSalida)
begin
 if Reset='1' then
   sSalida \le '0';
 elsif (clock'event and clock='1') then
        case (selector) is
                 when "00" => sSalida <= sSalida;
                 when "01" => sSalida \le '0';
                 when "10" => sSalida <= '1';
                 when "11" => sSalida <= not sSalida;
                 when others \Rightarrow sSalida \Leftarrow 'Z';
   end case:
 end if:
        Salida<=sSalida:
end process;
end Behavioral;
```

3) Decodificador de 4 to 2

Objetivo:

Reconocer un proceso secuencial.

Conocer la construcción "if / else"
Interpretar el concepto de "proceso concurrente".

Utilizar Selección de dispositivo (CE)
Utilizar la herramienta de plantilla del software.

Utilizar las salidas del tipo "1"; "0" y "Z".

Destacar la importancia de "Reset" por hardware.

Implementar en un CPLD un decodificador de 4 to 2.

Especificaciones de entradas / salidas

```
pReset: in std logic.
```

pInput: in std_logic_vector(3 downto 0) pOutput: out std_logic_vector(1 downto 0) Clk: in std_logic

Referencia

Reset	plmput				pOuput	
0	0	0	0	1	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	1	0	0	0	1	1
1	Х	Χ	Х	Х	0	0

Pasos a seguir

- 1. Diseñar la entidad y la arquitectura.
- 2. Dentro del cuerpo de la arquitectura, se debe describir el comportamiento como se indica en la tabla
- 3. Utilizar una arquitectura secuencia. Utilizar dentro de una proceso la construcción "when/case".
- 4. Probar la correcta descripción mediante la simulación.
- 5. Utilizar las salidas del tipo "1"; "0" y "Z".

4) **Que hace esta descripcion**

```
entity d2to4 is
  Port (A: in std logic vector(1 downto 0);
       E: in std logic;
       D: out std logic vector(3 downto 0));
end d2to4;
architecture Behavioral of d2to4 is
          process (A, E)
          begin
                    if (E='0') then
                              D \le "0000";
                   else
                              case A is
                              when "00" => D <= "0001";
                              when "01" \Rightarrow D \leq "0010";
                              when "10" => D <= "0100";
                              when "11" => D <= "1000";
                              when others =>D <= "zzzz";
                              end case:
                   end if:
          end process;
end Behavioral;
```

5) Que hace el siguiente código

```
architecture Demultiplexador of Demux_1to8 is
entity Demux 1to8 is
   Port (pE: in std logic;
                                                                  process (pEntrada,pE,pSelector)
        pSelector: in std logic vector(2 downto 0);
                                                                  begin
        pEntrada: in std logic vector(7 downto 0);
                                                                  if (pE='0') then
                                                                   pSalida \le '0';
        pSalida: out std logic);
                                                                  else
end Demux 1to8;
                                                                   case pSelector is
                                                                    when "000" \Rightarrow pSalida \Leftarrow pEntrada(0);
                                                                    when "001" => pSalida <= pEntrada(1);
                                                                    when "010" \Rightarrow pSalida \Leftarrow pEntrada(2);
                                                                    when "011" => pSalida <= pEntrada(3);
                                                                    when "100" \Rightarrow pSalida \Leftarrow pEntrada(4);
                                                                    when "101" => pSalida <= pEntrada(5);
                                                                    when "110" \Rightarrow pSalida \Leftarrow pEntrada(6);
                                                                    when "111" => pSalida \le pEntrada(7);
                                                                    when others => NULL;
                                                                    when others => pSalida <='0';
                                                                   end case;
                                                                   end if;
                                                                  end process;
                                                                  end Demultiplexador;
```