

VFE: fñ de real
 G_A (V_o señal positiva)
 G_A (V_o " no adaptada)
 G_A (V_o " adaptada)

Resumen ADC

UNIVERSIDAD
 FECHA

(Sensor)

(Actuador)

$$V_{FE0} = '100k' [C, H, K, A, L]$$

$$V_{LSB0} = '0.05k' \text{ resolución}$$

$$V_{FEs} = G_{sensor} \cdot V_{FE0} [V, mV]$$

$$V_{LSBs} = G_{sensor} \cdot V_{LSB0} [V, mV]$$

$$V_{LSBs} = \frac{V_{ref}}{2^n}$$

$$m_0 = \frac{V_{FEs}}{V_{LSBs}}$$

$$G_{sensor} = '80 \frac{mV}{C} (4. \text{trimp})'$$

$$m_0 \cdot V_{FEs} = m_0$$

real de
 samples

$$G_{ref} = \frac{V_{FEs}}{V_{FEs}} = \frac{V_{LSBs}}{V_{LSBs}}$$

$$E_T = 17 \cdot V_{ref} = \frac{1}{100} V_{ref} = E_{ADC} + E_{qph} + E_G = E_{ADC} + 2 E_G$$

para de
 cuantificación

$$E_{ADC} = \frac{V_{LSBs}}{2}$$

$$E_G = \frac{V_{ref}/2^n}{V_{ref}} = \frac{1}{2^n}$$

$$E_G = \frac{V_{LSBs}}{4}$$

$$R = \frac{V_{LSBs}}{V_{LSBs} \cdot G_{sensor}}$$

$$n = \frac{\ln(m_0)}{\ln(2)}$$

tiempo de apertura (adquisición)

tiempo de conversión mínimo


$$C_s < \frac{V_{ref}}{\omega} = \frac{1}{2^n 2\pi f}$$

$$f_m \leq \frac{B}{2\pi} = 5 \frac{\omega}{2\pi}$$

$$C_{eq} = \frac{1}{f_m} = \frac{1}{2 \cdot \frac{B}{2\pi}}$$

sample

$$E_T = \pi B \cdot t_n$$



$$\text{Tolerancia} = \frac{E_G}{V_{ref}} [ppm]$$

$$[m] [ppm]$$

$$\cdot 10^6$$

NOTA

Adquisición de datos

Señales

$$P_c = 40 \text{ kHz}$$

n = 8 bits aprox. sucesivos

$$AB = \frac{P_c}{\text{número}} = \frac{40 \text{ kHz}}{8} = 5 \text{ kHz} \quad \text{Ancho de banda}$$

$$P_{\text{mn}} = 1 \text{ (muestra)} \cdot 2 \cdot P_c \quad \text{Frec. muestreo mínima 2/1 b}$$

$$t_{\text{max}} = \frac{1}{N_{\text{mn}} P_{\text{mn}}} = \text{tiempo del conv. max. de muestreo}$$

Aprox. sucesivos

$$t_{\text{max}} = (n+1) T_{\text{AD}} \rightarrow T_{\text{AD}} = \frac{t_{\text{max}}}{n+1} = \text{tiempo de clock}$$

$$P_{\text{AD mn}} = \frac{1}{t_{\text{AD}}} = 4 \text{ kHz} \quad \text{Frec. mínima interna del A/D}$$

Tiempo de conversión

$$t_{\text{aprox}} = (n+1) t_{\text{clk}} \quad \text{aprox. sucesivos}$$

$$t_{\text{rampa}} = 2^{n+1} t_{\text{clk}} \quad \text{doble rampa}$$


$$t_{\text{sample}} = (2^n + 1) t_{\text{clk}} \quad \text{rampa en escalera (simple)}$$

$$t_{\text{c flash}} = n \cdot t_{\text{clk}} \quad \text{n ciclo de clock por bit}$$

$$\left. \begin{aligned} t_{\text{aprox}} &= t_{\text{conv}} \\ t_{\text{rampa}} &= t_{\text{clk}} \end{aligned} \right\}$$

A/D Flash (2 bits) $2^n - 1 \rightarrow 2^2 - 1 = 3$ comparadores

Esquema



- El tiempo de conversión está determinado principalmente por el tiempo de retardo de los comparadores (alea - rate) y el tiempo de propagación existente en el decodificador (10 ns a 100 ns)
- Arquitectura en paralelo

Comparadores = $2^n - 1$ $n = n$ de bits

Consume mucha energía a los comp. : muchos costos

Diagrama de bloque





Diagrama de flujo

La señal start coloca al circuito SH/A en modo retención y borra todos los bits de la SAR dejando el MSB en 1

La salida de la SAR activa a el DAC interno



NOTA

A/D aproximaciones sucesivas

Registro SAR

A) $\frac{V_{max}}{2^n}$ $V_{in} = 3,922V$ $f_{clock} = 156Hz$
 $V_{max} = 10V$
 $n = 8bits$

1^a clock $\rightarrow \frac{10}{2^1} = 5 > V_{in} \therefore '0'$

2^a clock $\rightarrow \frac{10}{2^2} = 2,5 < V_{in}$ $\therefore '1'$ $A_{acumulada} = 2,5V < V_{in}$

3^a $\rightarrow \frac{10}{2^3} = 1,25 < V_{in}$ $\therefore '1'$ $A_{acumulada} = 3,75V < V_{in}$

4^a $\rightarrow \frac{10}{2^4} = 0,625 < V_{in}$ $\therefore '1'$ $A_{acumulada} = 4,375 > V_{in}$

5^a $\rightarrow \frac{10}{2^5} = 0,3125 < V_{in}$ $\therefore '1'$ $A_{acumulada} = 4,6875 > V_{in}$

6^a $\rightarrow \frac{10}{2^6} = 0,15625 < V_{in}$ $\therefore '1'$ $A_{acumulada} = 4,84375 < V_{in}$

B) $t_{clock} = \frac{t_{max}}{n+1} \rightarrow t_{max} = t_{conv} = t_{clock} \cdot (n+1) = 600\mu s$

$t_{hold} = 0,9 \cdot t_{conv} = 540\mu s$

$t_{sample} = 0,1 \cdot t_{conv} = 60\mu s$

5/02/15

A) $f_s = 1 \text{ kHz}$

$f_m = 5 f_s = 5 \text{ kHz}$

$T = \frac{1}{f_m} = \frac{1}{5 \text{ kHz}} = 200 \mu\text{s}$

$\therefore T = \frac{1}{f_m \cdot 22} = \frac{200 \mu\text{s}}{22} = 9,09 \mu\text{s}$

bit-rate
(Veloc. de Transmisión)

$\rightarrow \text{bitrate} = \frac{1}{T} = \frac{1}{9,09 \mu\text{s}} = 110011 \text{ bps}$

Cantidad de
símbolos por
segundo

$\text{baud-rate} = \frac{\text{bitrate}}{n} = \frac{110011}{8} = 13751 \text{ bauds}$

no dividido a bit de
datos

$\text{baud-rate} = 9200$

Valores normalizados de bauds

longitud	75	110	150	propor	300	1200	2400
	300	600	1200		9600	14400	19200
	2400	4800	9600		38400	57600	115200
	19200						

13/10/11

5) Señales

DTR (data terminal ready)	: DTE listo para transmitir
DSR (data set ready)	: DCE listo para recibir y enviar datos
DCD (data carry detect)	: DCE está recibiendo una portadora (la conexión ha sido establecida con el equipo remoto)
RI (ring indicator)	: DCE detecta una llamada entrante en la línea telefónica
RTS (request to send)	: DTE solicita a DCE transmitir datos
ATR (ready to receive)	: DTE listo p/ recibir datos
CTS (clear to send)	: DCE listo para aceptar datos
TxD (transmitted data)	: canal de envío de datos desde DTE
RxD (received data)	: " " " " " de DCE
GND (common ground)	: referencia a masa

7) baud-rate: 2400 baudios

VFB = f_{rec} de reloj

asa de → DLR = 16 bits

audios

o

gusto

divisor

$$\text{baud-rate} = \frac{VFB}{16 \cdot DLR}$$

$$\rightarrow VFB = \text{baud-rate} \cdot 16 \cdot DLR = 2400 \cdot 16 \cdot 16$$

$$VFB = 614,4 \text{ kHz}$$

5/06

5/07/12

6)

baud-rate = 76800 baudios

$$\text{baud-rate} = \frac{VFB}{16 \cdot DLR}$$

$$\rightarrow VFB = (\text{baud-rate}) \cdot 16 \cdot DLR$$

or DLR = 1

$$VFB = 76800 \cdot 16 = 1,2288 \text{ MHz}$$

$$DLR = \frac{VFB}{(\text{baud-rate}) \cdot 16} = \frac{1,2288 \text{ MHz}}{16 \cdot 9600} = 8$$

$$\rightarrow DLR = 8 \text{ bits}$$

9/baud-rate = 9600

7/12/17

4) A) Conexiones entre un DTE - DCE

PIN	DTE		DCE
1	DCD	←	DCD
2	Rx	←	Rx
3	Tx	→	Tx
4	DTA	→	DTA
5	GND	—	GND
6	DSR	←	DSR
7	RTS	→	RTS
8	CTS	←	CTS
9	AJ	←	RI

B) Técnica del checksum:

Puede ser utilizado tanto en la transmisión sincrónica como en la asincrónica. Se basa en la transmisión, al final del mensaje, de un byte (o bytes) cuyo valor sea el C₂ de la suma de todos los caracteres que han sido transmitidos en el mensaje.

El receptor implementará una rutina que suma todos los bytes de datos recibidos y al resultado se le suma el último byte (que posee la info en C₂ de la suma de los caracteres transmitidos) y si la recepción del mensaje ha sido correcta, el resultado debe ser cero.

C) Registro DIVISOR (DL → divisor latch)


El bit 7 tiene como finalidad acceder o habilitar los registros del "latch divisor". Tanto en nivel bajo como en alto (DL y DLM).

Se reconfigura p/ seleccionar la velocidad de transmisión. Ej: 9600 baudios

$$\text{Baudios-rate} = \frac{\text{Fclock}}{16 \cdot \text{DL}}$$

23/11/17

4) Trama de la comunicación serie del protocolo RS-232-C



$$B) \quad T = \frac{1}{\text{baudios-rate}} = \frac{1}{N} \Rightarrow N = \frac{1}{T} \quad [\text{baudios}]$$

$$\text{Velocidad de Transmisión} = \text{baudios-rate}$$

$$N = \text{baudios-rate}$$

C) El protocolo RS-232-C es full-duplex porque la comunicación es bidireccional y simultánea.

$$R_x \Leftrightarrow T_x$$

26/06/17


4) $N = \text{baud rate} = 9600 \text{ bauds}$

$SN1 = \text{stop} + 8 \text{ data} + \text{start} = 10 \text{ bits}$

$T = \frac{1}{N} = 104 \mu\text{s}$

$\text{max cant de bytes por seg} = \frac{N}{n} = \frac{9600 \text{ bauds}}{10 \text{ bits}} = 960 [\text{bytes. seg}]$

5) 801 trama AA = $P_7 P_6 P_5 P_4 P_3 P_2 P_1 P_0$



Con 801 \rightarrow paridad impar


Si cambia la Trama AA la paridad es par, por lo que el bit de paridad

20/12/18

6) Bit de paridad

- Indica si el n.º de bits con el valor de "1" en el conjunto de bits de datos es par o impar
- Sirve el detector errores en la transmisión, pero no los corrige. Si la silencia lo requiere, se debe reenviar el dato.

Interfase entre el procesador ARM y un contactor que se alimenta de 220V y cuya bobina requiere 25mA p/ operar. Debe incluir un optoacoplador.



mov r0, #100 → copia 100 en el registro r0

`mov r0, r1` → copia el contenido de `r1` en `r0`

ADD $r_2, r_0, r_1 \rightarrow$ suma el cont de r_0 y r_1 y lo coloca en r_2

ADD r2, r0, #10 \rightarrow soma o cont. de r0 + 10 e lo guarda em r2

Comp. $x_2, \#0 \rightarrow$ compara y modifica las banderas no las registra ($sz=0$)

Sub $r_2, r_1 \rightarrow$ resta $r_2 = r_2 - r_1$

AsB $r_2, r_1 \rightarrow$ resta $r_2 = r_1 - r_2$

$z(\text{cero})$ indica si el resultado es 0 $z=1$ si el resultado es 0

N (negativo) signo de la última operación (bit 3) $N=1$ si el res. neg.

C (carry) 0.5000

V (over flow)

ADDS) $r_0, r_1, r_0 \rightarrow$ "S" hace q' modifique las banderas segun el resultado

ADC r. suma con acarreos

SBC resta con acalcul

15T	Actualiza las banderas con el resultado de ANED
-----	---

mul so, s_1, s_2 multiplera $so = s_1 \cdot s_2$

$|s| \neq N$ $f_0 = f_1 \cdot 2^n$ (mult. por 2^n) desplazamientos sin sign

a_1 " " " "

Ist die

asy						"		"		5"
-----	--	--	--	--	--	---	--	---	--	----

Mayusc a mns mns a may

Add $1, \#(a' - A)$ sub $1, \#(a' - A)$

Condicionales (subPijos)

$\begin{cases} \text{sin signo} \\ \text{signo} \end{cases} \begin{cases} > \text{HT} \wedge \text{LO} < \\ \geq \text{HS} \wedge \text{LS} \leq \end{cases}$
 $\begin{cases} \text{con signo} \\ \text{signo} \end{cases} \begin{cases} > \text{GT} \wedge \text{LT} < \\ \geq \text{GE} \wedge \text{LE} \leq \end{cases}$

overflow CS \wedge CC sin overflow
 underflow VS \wedge VC sin underflow
 negative MI \wedge PL positivo o cero
 equal EQ \wedge NE desigual

Diferencias for, while, do

	(cond.)	
for (r0=0; r0<10; r0++) { }	while (r1<10) { }	do { while (r1<10) { } }
mov r0, #0 for: cmp r0, #10 bhs salir - - - ADD r0, #1 b for salir: - -	while: cmp r1, #10 bhs salir - - - bwhile salir	do while: - - - cmp r1, #10 bne bwhile

Manejo de variables (manejo de memoria)

r1, con puntador r2 = 5
 mov r1, #pos1 apunta a una direccion de memoria... r2 = 5
 ldr r2, [r1] carga el contenido de una posicion de memoria en el registro
 lee el valor de r1 y lo copia en r2
 Mov r0, #10
 str r0, [r1] toma el dato de un registro y lo almacena en la posicion de memoria
 el valor de r0, lo copia en la pos. de r1 (#pos1)
 solo lectura
 bldr

in memory r/str
 ldrb r1, [r2] lee y expande 8 bit // strb
 ldrsb r1, [r2] " " " " con signo // strsb
 ldrh r1, [r2] lee y expande 16 bit // strh
 ldrrh r1, [r2] " " " " con signo // strrh
 ldr r1, [r2] lee y no expande : r2 // str
 ya debe tener 32 bit

Lectura de variables

Var: .byte 10, 20, 30 crea una variable Tipo byte (8bit = 1 byte)
 Varh: .hword 10, 20, 30 " " " " con 16 bit 2 byte
 Varw: .word 10, 20, 30 " " " " con 32 bit 4 byte
 cadena: .ascii "gato bonito" / escribir texto
 1 Byte / letra

NOTA

Load/store

$$\text{array}[10] = \text{array}[5] + y$$

$$20 = 4 \times 5$$

ldr r3, [r2, #20] \rightarrow r3 = array[5]

r2 es la dirección base y tiene un desplazamiento de 20 (decimal)

add r3, r3, r4 \rightarrow r3 = array[5] + y

str r3, [r2, #40] \rightarrow array[10]

$$40 = 4 \times 10$$

Llevo r3 a la memoria donde r2 indica (r2 + un desplazamiento de 40 (decimal))

Desplazamiento

- Desplazar 3 lugares a la derecha (dividir)

$$158_{10} = 10011110$$

$$19_{10} = 00010011$$

$$158 \div 8 \rightarrow 2^3$$

$$\text{mov r3, r3, \#3}$$

- Desplazar 3 lugares a la izquierda (multiplicar)

$$158_{10} = 10011110$$

$$1264_{10} = 11110000$$

$$158 \cdot 8 = 1264_{10}$$

$$\text{mov r3, r3, \#3}$$