


2) Lo anterior es solo para la montriz de AND cuando pase a la montriz OR Vemos que solo tiene 5 pontos marcados, eso quiere decir que solo utilizaremos 5 compuertas de AND para obtener la salida Vi e Yzique es lo que buscamos, como es OR sumarmos el resulta do de cada punto que esta marcado. ABCD) ABCO - YZ D A, B. E) A.B.C }Y, Y1 Y2 Y1 = A.B. C+ B.Z.D YZ = A.B. OD + ABC. D + AB. C 40) Operacions con Aritmetica binaria si existe overflow. Heradecind - a) 25-33 b) 40-61 6) 60+30. a) 25-33 19 convierte 33 a binario, lago invierto y la sumo 1 Hex: 33 = 0011,0011 11001100 1 1 0 0 1 1 0 1 = (-33) seste es al valor q' debo utilizar plefectuar le operación Ha 25 = 00100101 (-33) = 11001101 + 0 0 1 0 0 1 0 1 = 25 1 1 0 0 0 1 0 0 2 -33 11110010= F2 1 over flow 40-61 61 = 01 1 0 0 0 0 1 => 1 0 0 1 1 1 0 1001111.(-61) 01000000 401 1001111-64 11101.111 DF - over flow 60+30 = 0110,0000 00110000 130

1001,0000



```
50) VHDL. Sunador 4bits con instanciación
   Entity Soma 46_multiplex 15:
                      Port (A,B: in std_logic_Vector (3 downto 0)
                              5 : out std_logic_vector (3 downto 0)
                             Cout : out std - Logic).
   end suma 46-multiplex,
Architecture behavioral of suma 46-multiplex
    Signal C: std - logic - vector (3 downto 1)
   component suma 16 mux
                      Port (A, B = in std-logic.
                               C: in std-logic:
                                5 = out std-logic);
    end componet,
    begin
          Vo: sung 16 - mux
                      Port map ( a => A(0)
                                b=> B(0);
                                 C=> '0',
                                 5 => 5(0)
                                 Co => Ci(1)).
          U1. 5 Suma 16 mux
                      Port map
                                 a => A(1),
                                 b => B(1),
                                 Ci => B(1),
                                  5 => 5(1),
                                 (0 =) Ci(2)).
          Uz: Suma 16-mix
                                 a => A(2)
                      Port map
                                 b => B(2),
                                 Ci => Ci (2),
                                  5 => 5 (2),
                                  Co = Ci (3).).
          end behavioral
 Entity
         somallo-mox is
                                                            Sesta Como
                      Port (a, b: in std-logie.
                                                           una funcion
                               Citin std-logic;
                               S: out std logic.
                              Co : out std - logicy,
  end sum 16 - mux,
  Architecture behavioral of sumalb_mux:
  begin
         SK= b when Ci='o'
                                        a = 0 else
                                   end
                         Ci = 10'
              not b when
                                        a=1 else
                                   end
                                        a=10'else
             not b when ci=11'
                                   end
             not b when CI=11
                                        a=11'
                                   end
         Co <= 10'
                    when Ci=10'
                                   and
                                        a= 1/ else
                    When CIE'D'
                6
                                   end
                                        a= 0'
                                                else
                                        a = '0'
                    when Ci = 1'
                                   end
                                                 else.
                                         a= 11';
                    when Ci = 11
                                   end
  end behavioral.
```

6