UNIVERSIDAD TECNOLÓGICA NACIONAL FACULTAD REGIONAL CÓRDOBA DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA

Cátedra de Técnicas Digitales II.

Examen final. 24 de mayo de 2012.

- 1.- Se debe pasar información a un registro de desplazamiento. Mediante un puerto, Ud. debe transferir en serie una cadena de bits a un registro de ocho bits.
- 1.a.- Dibuje el circuito asociado al registro de desplazamiento. Dibuje asimismo un circuito detallado de los dos primeros bits del mismo registro. Establezca el conjunto de señales necesarias para que este registro opere adecuadamente (reloj [de 1 kHz]; líneas de control de flujo de datos; enables; etc.)
- 1.b.- Diseñe la interfase del registro y el micro. De algún modo este diagrama debe incluir el clock de comando del registro. Este clock se ha establecido en 1 kHz. Escriba el diagrama de flujo del programa que controla la operación.
- 2.- Un transductor genera información con una función de transferencia de 2,5 μA/bit. Diseñe la interfase del mismo hacia un conversor A/D de 12 bits, con referencia de 10.0 V. La señal es de cc.
- 2.a.- establezca las tolerancias de los componentes pasivos de su circuito para un error de 0,1%.
- 2.b.- diseñe el hardware necesario para que se muestree esa señal a una tasa de 10Hz, operando por interrupción. Debe incluir el reloj, el controlador de interrupción que use y debe detallar la configuración del mismo.

Para aprobar, tres de los puntos deben estar totalmente correctos

UNIVERSIDAD TECNOLÓGICA NACIONAL FACULTAD REGIONAL CÓRDOBA DEPARTAMENTO DE ING. ELECTRÓNICA

Cátedra de Técnicas Digitales II.

Examen final, 13 de octubre de 2005.

Se tiene una señal proveniente de un puente de galgas extensiométricas, destinado a obtener información de peso en una balanza analítica. La carga máxima es de 50 g y se requiere resolución de 1 mg.

Esta información existe en forma de una señal de cc, de 2 μV por mg, que tiene superpuesto ruido de distribución blanca. Para filtrar el ruido se usa un algoritmo de promediación de 16 muestras, equivalente a un filtro PB de ocho polos. Es necesario preservar la integridad de la señal, por lo que se usa un sample-hold. Las especificaciones son:

Ancho de banda de la entrada: 10 MHz

Tiempo de apertura: 20 ns Tiempo de retención: 2 μs

Como primer punto de este examen debe Ud. diseñar el circuito de sample-hold, con su base de tiempos y su lógica de comando (sample)

Se necesita que el conversor entregue un incremento de salida por cada mg. Para estas condiciones debe Ud. determinar:

- La ganancia de la etapa de acondicionamiento de señal y un bosquejo de su diseño, especificando componentes.
- El valor de la fuente de referencia del conversor a/d (del tipo multiplicador)
- El tiempo de conversión máximo que debe especificarse para el a/d

Presente un esquema del circuito que, a partir de un flanco ascendente de una variable [pesar], genere 16 ciclos de muestreo de la señal y su lectura a intervalos iguales de 500 µs, pidiendo interrupción al procesador.

Confeccione el mapa y el esquema básico de su circuito total.

Solución posible:

Resolución:


Carga máxima: 50 g Resolución: 1 mg

Entonces: $n = log_2 50000$; n = 15,6, por lo tanto se adopta n = 16

Se usará el conversor: ADS8322 de la línea Burr-Brown de TI. (U\$S 7.20)

Diseño del Sample/Hold

Circuito:



Amplificadores:

AO1 = AO2: OPA2690 (BW para G=1: 450 MHz.)

Transistor: IRF1104 (Vds: 40 V, Rdson: 6 m Ω , Ion: 10 A)

Reloj: Tc = 20 ns; ello implica una frecuencia de clock de 50 MHz.

El Thold es de 2 μs.

La relación Thold/Tc es: 100

Entonces, el módulo del contador Johnson asociado al Sample/Hold es: 100

Capacitor: τ es: Rdson*C = 4 μ s. Entonces C = .1 μ F. (policarbonato)

Etapa de entrada.

Si Vin = $2 \mu V / mg y la Vref del conversor es 5.0000 V, entonces:$

1 lsb = $5.0000/65536 = 76.29 \mu V$.

Entonces la ganancia de la etapa amplificadora es: 76,29/2 = 38.14

Se usará un INA121. La ganancia es: $G = \frac{50k}{Rg} + 1$. Si G=38.14 Rg es: Rg= 50k/37.14 = 1346,25 Ω .

Se usará un resistor Veshay/Sfernice de ese valor:

Especificación: Y000713R4625V0L;

Donde: Y es el tipo; 0007 el modelo S102C (alta precisión, 250 mW); 1346,25 es el valor en Ohms; V la tolerancia (.005%); 0 es el recubrimiento estándar y L el encapsulado estándar.

Circuito final:

Segundo caso:


Se debe medir una temperatura entre 0 y 400 °C, con resolución de 0,1°C. Se usará una termocupla tipo J (Fe-Const. Coeficiente Seebeck: 51 μ V/°C @ 20 °C).

Se pide leer la temperatura cada 5", por interrupción.

Conversor: 400 / 0.1 = 4000 cuentas. 12 bits. Se usará el AD7854L en modo unipolar, con referencia de 5.0V

Reloj: Basado en frecuencia de línea. Divisor: ls390 + 7490 modo /5. para 5".

Compensación de punta fría: con AD592.



La ganancia del amplificador se establece con Rg1 y Rg2.

Se necesita que para Vref = 5.0 V, cada escalón es de 5/4096 = 1.22 mV, por lo que la ganancia es de:

$$G = 1220 / 51 = 23.935$$

En esa configuración, la ganancia de AO es:

Gop = 1 + Rg1/Rg2; de allí que Rg1/Rg2 = 22.935, lo que hace que Rg1 = 22935 Ω . Se usará para Rg1 y Rg2 resistores de la misma clase que el ejemplo anterior: Veshay/Sfernice de ese valor:

Especificación: Y000722K9350V0L; Y000701K0000V0L

Para la lectura del AD se usará un match. El latch será un doble 74ls393 con dos direcciones mapeadas: una para el latch superior y otra para el inferior.

Las lecturas del ADC están en [V]. Para pasar a °C hay que aplicar los cpolinomios de corrección.

Para este caso (J) es: lectura en volts

Coeficiente	Valor para 0 <t<760 +="" -="" 0.1="" th="" °c="" °c<=""></t<760>
A_0	-0.048868252
A_1	19873.14503
A_2	-218614.5353
A_3	11569199.78
A_4	-264917531.4
A_5	2018441314

Temperatura T es:

$$T = A_0 \ + A_1 \ x + A_2 \ x^2 \ + A_3 \ x^3 \ + A_4 \ x^4 \ + A_5 \ x^5$$

Que puede ponerse como:

$$T = A_0 + x (A_1 + x (A_2 + x (A_3 + x (A_4 + A_5 x))))$$

En forma recursiva.

UNIVERSIDAD TECNOLÓGICA NACIONAL FACULTAD REGIONAL CÓRDOBA DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA

Cátedra de Técnicas Digitales II.

Examen final, 20 de diciembre de 2012,

Se debe medir la salida de un transductor integrado de temperatura. El rango de medición va de 0 a +50 °C (temperatura ambiente). Se pide una resolución de 0,1 °C. La corriente de salida es de 100 µA por °C, con características similares a las de una fuente ideal de corriente. El error de la cadena completa debe ser igual o menor que 1%. Debe asimismo llevar cuenta de la hora, con resolución de 1 s.

- 1.- Diseñe el circuito de acondicionamiento de señal para usar el A/D del ARM. Referencia: 3.0 V. Para el valor de error especificado, indique las tolerancias de los componentes pasivos y explique la elección de los activos.
- 2.- Diseñe el circuito de reloj a utilizar para generar la salida de 1 Hz. Explique como hace para usar esa salida de 1Hz para obtener la información de la hora.
- 3.- La hora DEBE ESTAR en formato hh mm ss, con hh {0 ... 23}. La información **BCD** de este reloj debe ser guardada en un vector. Especifique que tipo de dato usará cada entrada de ese vector (byte, half word o word) para que contenga la información completa de la hora.
- 4.- A partir de la salida de 1 Hz de (2.-), explique como hace para que el sistema opere por interrupción para hacer una conversión del A/D. Especifique cual entrada de interrupción usa del ARM usado en los TT PP.
- 5.- Diseñe el servicio de interrupción para que lea *ocho veces* el A/D en cada toma de datos. Escriba un programa en el Assembler del ARM para acumular las lecturas y hacer luego el promedio.

Para aprobar, tres de estos puntos deben estar totalmente correctos.