CURSO 3R Parcial Técnicas Digitales I Fecha: 31/10/2015 Nombre: Sueldo Legajo: 62500 (25 puntos)Diseñe un contador Hexadecimal de números pares o impares según el estado de la señal de control X. X=0 Salen números impares. X=1 Salen números pares. Para el diseño utilizar FF tipo JK. 1.1 Tabla de transición de estados. 1.2 Minimización de las funciones.

1.3 Circuito esquemático.

2

(25 puntos)Diseñe un con un registro de desplazamiento un sistema secuencial que genere las siguientes salidas.

2.1 Realizar diagrama de brujin e indicar el camino seleccionado.

- Diseñar el sistema y entregar las tablas y funciones correspondientes.
- Utilizar Multiplexores de 8:1 para implementar la lógica de realimentación.
- 2.4 Realice el circuito esquemático.
- (30 puntos) Hay que controlar las puertas de cristal de un edificio. Disponemos de un detector de personas P, de un detector de puerta abierta A y de un detector de puerta cerrada C. Si viene una persona se abre la puerta. Si la puerta empieza a abrirse, completa el ciclo entero aunque desaparezca la persona. Si sigue apareciendo gente la puerta permanece abierta continuamente. Si cuando estaba cerrándose la puerta aparece una persona, la puerta vuelve a abrirse, completando un nuevo ciclo. Diseñar la maquina de estado, dibujar el circuito y describir en VHDL. La máquina de estado a utilizar es una máquina de estado de Moore.
- 3.1 Diagrama de estados.
- 3.2 Tabla de transición.
- 3.3 Descripción en VHDL.
- 4 (20 puntos) Diseñe un oscilador con dos inversores de 15Khz con un ciclo de trabajo del 25%. (Ciclo de trabajo = ((tiempo en alto)/periodo))*100)
- 4.1 Dibuje el circuito.
- 4.2 Dibuje las formas de onda involucradas.
- 4.3 Calcule los valores de RC para obtener una frecuencia de 15Khz.

```
type state_type is (st1_<name_state>, st2_<name_state>, ...);
 signal state, next_state : state_type;
 signal <output>_i : std_logic;
SYNC PROC: process (<clock>)
                                                          OUTPUT DECODE: process (state, <input1>, <input2>, ...)
begin
   if (<clock>'event and <clock> = '1') then
                                                          begin
      if (<reset> = '1') then
                                                             if (state = st3 <name> and <inputl> = '1') then
         state <= stl_<name_state>;
<output> <= '0';</pre>
                                                               <output> i <= '1';</pre>
      else
                                                               <output> i <= '0';</pre>
         state <= next_state;
                                                             end if:
         <output> <= <output>_1;
       -- assign other outputs to internal signals
                                                          end process;
      end if:
   end if;
end process;
NEXT_STATE_DECODE: process (state, <input1>, <input2>, ...)
   begin
      next_state <= state;
      case (state) is
                                                                OUTPUT DECODE: process (state)
         when stl_<name> =>
            if <input_1> = '1' then
                                                                 begin
               next_state <= st2_<name>;
                                                                     if state = st3_<name> then
                                                                        <output> i <= '1';</pre>
             end if;
         when st2_<name> =>
            if <input_2> = '1' then
                                                                         <output>_i <= '0';</pre>
               next_state <= st3_<:ame>;
                                                                     end if;
                                                                 end process;
             end if;
         when st3_<name> =>
            next_state <= st1_<name>;
         when others =>
            next_state <= stl_<name>;
      end case;
   end process;
```