

Trabajo prácticoEmisor común

• Autores:

- Manuel León Parfait Leg. 406599
- Marcos Raúl Gatica Leg. 402006
- Valentino Rao Leg. 402308
- **Curso:** 3R1
- Asignatura: Electrónica Aplicada I
- Institución: Universidad Tecnológica Nacional Facultad Regional de Córdoba.



<u>Índice</u>

1.	Introducción	1
	1.1. Condiciones de trabajo y ensayo	1
2.	A.L. 1:Corriente de saturación I_{DSS} 2.1. Simulación	1
	2.2. Actividad de laboratorio	
3.	A.L. 2: Estrangulamiento del canal $V_{GS(off)}$ 3.1. Actividad de simulación	3
4.	A.L.3: Características de salida del JFET	6
5.	A.L. 4: Interpretación de las especificaciones del fabricante	6
6.	Bibliografía, datasheets e instrumentos	7
	6.1. Bibliografía	7
	6.2. Instrumentos	7
	6.3. Datasheets	۶

1. Introducción

El presente trabajo tiene como objetivo el estudio y caracterización del transistor de efecto campo JFET, usando ensayos de los cuales se harán mediciones y previas simulaciones antes de la implementación.


1.1. Condiciones de trabajo y ensayo



Figura 1: Temperatura ambiente en el laboratorio en °C

2. A.L. 1:Corriente de saturación I_{DSS}

En esta actividad buscamos conocer experimentalmente el valor de I_{DSS} , el cual lo podemos obtener poniedo la terminal gate a tierra para que la tensión V_{GS} sea 0 y la corriente que circule por el canal n sea la máxima.



2.1. Simulación

Se implementó el circuito anterior y se hizo variar la fuente V_1 desde los 0V a los 15V con pasos de 0, 1V, en términos del simulador, un barrido DC sweep .dc V1 0 15 0.1.




Figura 2: Simulación Actividad 1





Figura 3: Simulación Grafica Actividad 1

En la simulación podemos ver que $V_p \approx 12{,}3V$, en la simulación incluimos una resistencia R_D para no quemar el transistor, el cálculo

2.2. Actividad de laboratorio

Se implementó el siguiente circuito en una protoboard con el fin de medir la I_{DSS} :



El procedimiento fue hacer variar la fuente V_{DS} desde los 0V hasta un valor tal que permita alcanzar la corriente de saturación (en nuestro caso:).

$V_{DS}[V]$	$I_{DS}[mA]$
0	0
1,061	1,68
2	_
3,042	4,88
4,01	5,92
5	6,54
6	_
7	7,63
8,02	8,05
9	_
10,02	8,86
11	9,18
12	9,57
13	_
14,02	10,24
15	_




Figura 4: Gráfica Ids = f(Vds)

3. A.L. 2: Estrangulamiento del canal $V_{GS(off)}$

3.1. Actividad de simulación

Se implementó el siguiente circuito en el simulador LTSpice:




Figura 5: Circuito en LTSpice

El resistor de 750Ω es para limitar la corriente que circula por el canal y proteger el dispositivo. Se caclula teniendo en cuenta la máxima corriente de drenaje I_{Dss} del datasheet, que es de 20mA.

En esta simulación se varía la fuente V_1 , la cual es la tensión de puerta a fuente V_{GS} , en pasos de 0.1V, desde 0V hasta 7V. La fuente V_2 es la tensión de drenaje a fuente V_{DS} y se mantiene constante en 10V.




Figura 6: $I_DS = f(V_GS)$ en LTSpice

El primer problema al desarrollar este ejercico fue que la información del datasheet no concorda con la simulación. En el datasheet se indica que la tensión de estrangulamiento del canal $V_{GS(off)}$ es de -8V, pero en la simulación se observó que el estrangulamiento se daba a los -3.2V. Nuestra concusión es que el modelo spice utilizado no es el correcto o no está bien parametrizado.

3.2. Actividad de laboratorio

Se implementó el mismo circuito en el laboratorio, utilizando una fuente variable para variar la tensión de puerta a fuente V_{GS} de 0V a $V_{GS(off)}$ y una fuente fija de 10V para la tensión de drenaje a fuente V_{DS} .




Figura 7: Montaje

Con los datos medidos se realizó la siguiente tabla:

$V_{DS}[mV]$	$I_{DS}[mA]$
100	4,48
220	2,59
350	1,55
400	0.60
500	0.30
600	0.07
700	0

Se utilizó una V_{DS} de 0mV a 700mV ya que esta era el rango de operación antes del estrangulamiento.




Figura 8: Curva de estrangulamiento

Los resustados obtenidos en el laboratorio no coinciden ni con la simulación ni con el datasheet. El estrangulamiento se da a los 700mV, mucho menor a lo esperado. Una posible causa de este comportamiento es que el dispositivo utilizado en el laboratorio no este en optimas condiciones. Consideramos que el comportamiento real está indicado en el datasheet, por lo que la simulación no fue de ayuda a la hora de operar.

Creemos que el dispositivo estaba dañado ya que costo conseguirlo, tanto a nuestro grupo como al de otros compañeros, y nos informaron que eran transistores viejos (de hecho un compañero nos comentó que le informaron que no se fabricaban nuevos) por lo que tal vez al estar tanto tiempo guardados y tal vez en malas condiciones de almacenamiento hayan perdido sus propiedades.

- 4. A.L.3: Características de salida del JFET
- 5. A.L. 4: Interpretación de las especificaciones del fabricante

6. Bibliografía, datasheets e instrumentos

6.1. Bibliografía

- Floyd, Thomas L. Principles of Electric Circuits: Conventional Current Version.
- Clases teóricas de la asignatura "Dispositivos Electrónicos".
- Datasheets de los instrumentos proporcionados por los fabricantes.

6.2. Instrumentos



Figura 9: Instrumentos

1) Multímetro

■ **Fabricante:** Pro'sKit

■ **Modelo:** MT-1706 CAT 1000V

• Serie: MT-17XX

Información de mediciones		
Tensión CC	±0,5%	
60V - Res: 10mV	+ 3 dig.	
Temperatura [°C]	±1,0%lectura	
-20 a $1000^{o}C$ - Res: $1^{o}C$	+ 3 dig.	
hFE [npn, pnp]		
$I_B \sim 10 \mu A$	$0\sim 2000$	
$V_{CE}\sim 2,8V$		
Corriente continua	± (0,8% Lectura +	
6mA - Res: 0,001mA	3dig.)	
60mA - Res: 0,01mA	Juig.)	

2) Multímetro

Fabricante: UNI-TModelo: UT60BSerie: UT60

Información de mediciones		
Tensión CC	±0,5%	
Autorango(400mV-4V)	+ 1 dig.	
Corriente continua	\pm (1% \sim 3dig	
Autorango($400\mu A$ - $4000\mu A$)	Lectura + 3dig.)	




Figura 10: Fuente de alimentación UNIT-T

Fabricante: UNIT-TModelo: UTP3315TFL-II

• Serie: UTP3313TFL-II / UTP3315TFL-II

Información de valores		
Tensión Output	0.5% + 20mV	
0 a 30V <i>V_{CC}</i>	0,5 % + 20mv	
Corriente Output	0.5% + 10mA	
0 a 5A	0,3 % + 10mA	
Ondulación y ruido	$2mV_{RMS}$	

6.3.



Parfait M.L.][Rao V.][Gatica M.] [**pág. 8** de 8]